registers « sandybridge « intel « northbridge « src - coreboot.git - my copy of coreboot

summary refs log tree commit diff

path: root/src/northbridge/intel/sandybridge/registers

Mode	Name	Size
-rw-r--r--	dmibar.h	1434	log plain
-rw-r--r--	epbar.h	639	log plain
-rw-r--r--	host_bridge.h	1813	log plain
-rw-r--r--	mchbar.h	25208	log plain