blob: fb4edd97c464d945afac08d9111b095547053c0c (
plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
|
/* SPDX-License-Identifier: GPL-2.0-only */
#ifndef GPIO_FTNS_H
#define GPIO_FTNS_H
int get_spd_offset(void);
/*
* Based on PC Engines APU2C and APU3A schematics
* http://www.pcengines.ch/schema/apu2c.pdf
* http://www.pcengines.ch/schema/apu3a.pdf
* Beware that the GPIO pin numbers on the package don't match the internal GPIO numbers
*/
#define GPIO_22 0x09 // MODESW (APU5)
#define GPIO_32 0x59 // MODESW (SIMSWAP2 on APU5)
#define GPIO_33 0x5A // SIMSWAP (SIMSWAP3 on APU5)
#define GPIO_49 0x40 // STRAP0
#define GPIO_50 0x41 // STRAP1
#define GPIO_51 0x42 // PE3 Reset (SIM1 Reset on APU5)
#define GPIO_55 0x43 // PE4 Reset (SIM2 Reset on APU5)
#define GPIO_57 0x44 // LED1#
#define GPIO_58 0x45 // LED2#
#define GPIO_59 0x46 // LED3#
#define GPIO_64 0x47 // PE3_WDIS (SIM3 Reset on APU5)
#define GPIO_66 0x5B // SPKR
#define GPIO_68 0x48 // PE4_WDIS (SIMSWAP1 on APU5)
#define GPIO_71 0x4D // PROCHOT
#define GPIO_22_IOMUX_GPIOxx 0
#define GPIO_32_IOMUX_GPIOxx 0
#define GPIO_33_IOMUX_GPIOxx 0
#define GPIO_49_IOMUX_GPIOxx 2
#define GPIO_50_IOMUX_GPIOxx 2
#define GPIO_51_IOMUX_GPIOxx 2
#define GPIO_55_IOMUX_GPIOxx 3
#define GPIO_57_IOMUX_GPIOxx 1
#define GPIO_58_IOMUX_GPIOxx 1
#define GPIO_59_IOMUX_GPIOxx 3
#define GPIO_64_IOMUX_GPIOxx 2
#define GPIO_68_IOMUX_GPIOxx 0
#define GPIO_71_IOMUX_GPIOxx 0
#endif /* GPIO_FTNS_H */
|
