blob: a2c96274e9d91375ff8112d3c4c7838d076b7387 (
plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
|
/* SPDX-License-Identifier: GPL-2.0-only */
/* This file is part of the coreboot project. */
#ifndef DCP847SKE_SUPERIO_H
#define DCP847SKE_SUPERIO_H
#include <arch/io.h>
#include <superio/hwm5_conf.h>
#define NUVOTON_PORT 0x4e
#define HWM_PORT 0x0a30
#define GPIO_PORT 0x0a80
#define SUPERIO_BANK(x) (0x0700 | x)
#define SUPERIO_INITVAL(reg, data) ((reg << 8) | (data))
#define HWM_BANK(x) (0x4e00 | x)
#define HWM_INITVAL SUPERIO_INITVAL
#define SUPERIO_UNLOCK do { \
outb(0x87, NUVOTON_PORT); \
outb(0x87, NUVOTON_PORT); \
} while (0)
#define SUPERIO_LOCK do { \
outb(0xaa, NUVOTON_PORT); \
} while (0)
#define SUPERIO_WRITE(reg, data) do { \
outb((reg), NUVOTON_PORT); \
outb((data), NUVOTON_PORT + 1); \
} while (0)
#define SUPERIO_WRITE_INITVAL(val) SUPERIO_WRITE((val) >> 8, (val) & 0xff)
#define HWM_WRITE_INITVAL(val) pnp_write_hwm5_index(HWM_PORT, (val) >> 8, (val) & 0xff)
#endif /* DCP847SKE_SUPERIO_H */
|
