diff options
Diffstat (limited to 'src')
| -rw-r--r-- | src/mainboard/google/geralt/chromeos.c | 12 | ||||
| -rw-r--r-- | src/mainboard/google/geralt/gpio.h | 11 |
2 files changed, 23 insertions, 0 deletions
diff --git a/src/mainboard/google/geralt/chromeos.c b/src/mainboard/google/geralt/chromeos.c index ab9f1d665e..a6e891703a 100644 --- a/src/mainboard/google/geralt/chromeos.c +++ b/src/mainboard/google/geralt/chromeos.c @@ -12,8 +12,19 @@ void setup_chromeos_gpios(void) { /* Set up open-drain pins */ gpio_input(GPIO_EC_AP_INT_ODL); + gpio_input(GPIO_EC_AP_HID_INT_ODL); + gpio_input(GPIO_EC_AP_RSVD0_ODL); gpio_input(GPIO_GSC_AP_INT_ODL); gpio_input(GPIO_AP_WP_ODL); + gpio_input(GPIO_EDP_HPD_1V8); + gpio_input(GPIO_EC_AP_HPD_OD); + gpio_input(GPIO_PCIE_WAKE_1V8_ODL); + gpio_input(GPIO_PCIE_CLKREQ_1V8_ODL); + gpio_input(GPIO_SAR_INT_ODL); + gpio_input(GPIO_SD_CD_ODL); + gpio_input(GPIO_HP_INT_ODL); + gpio_input(GPIO_SPKR_INT_ODL); + gpio_input(GPIO_TCHSCR_INT_1V8_L); /* Set up GPOs */ gpio_output(GPIO_AP_EC_WARM_RST_REQ, 0); @@ -21,6 +32,7 @@ void setup_chromeos_gpios(void) gpio_output(GPIO_RST_SPKR_L, 0); gpio_output(GPIO_XHCI_INIT_DONE, 0); gpio_output(GPIO_BEEP_ON_OD, 0); + gpio_output(GPIO_MT7921_PMU_EN_1V8, 0); } void fill_lb_gpios(struct lb_gpios *gpios) diff --git a/src/mainboard/google/geralt/gpio.h b/src/mainboard/google/geralt/gpio.h index c05b8046a2..ea8ec5305d 100644 --- a/src/mainboard/google/geralt/gpio.h +++ b/src/mainboard/google/geralt/gpio.h @@ -10,15 +10,26 @@ #define GPIO_AP_WP_ODL GPIO(GPIO15) #define GPIO_BEEP_ON_OD GPIO(KPROW0) #define GPIO_EC_AP_INT_ODL GPIO(DPI_DE) +#define GPIO_EC_AP_HPD_OD GPIO(DPTX_HPD) +#define GPIO_EC_AP_HID_INT_ODL GPIO(DPI_VSYNC) +#define GPIO_EC_AP_RSVD0_ODL GPIO(MSDC2_DAT1) #define GPIO_EN_SPKR GPIO(I2SIN_D1) #define GPIO_GSC_AP_INT_ODL GPIO(GPIO00) #define GPIO_RST_SPKR_L GPIO(I2SO2_D1) #define GPIO_XHCI_INIT_DONE GPIO(DPI_CK) +#define GPIO_SAR_INT_ODL GPIO(USB1_VBUS_VALID) +#define GPIO_HP_INT_ODL GPIO(I2SIN_BCK) +#define GPIO_SPKR_INT_ODL GPIO(I2SIN_WS) #define GPIO_I2SI1_LRCK GPIO(I2SO2_D2) #define GPIO_I2SI1_BCK GPIO(I2SIN_D3) #define GPIO_I2SO1_D0 GPIO(GPIO11) +#define GPIO_PCIE_WAKE_1V8_ODL GPIO(PCIE_WAKE_N) +#define GPIO_PCIE_CLKREQ_1V8_ODL GPIO(PCIE_CLKREQ_N) +#define GPIO_TCHSCR_INT_1V8_L GPIO(DPI_D12) +#define GPIO_MT7921_PMU_EN_1V8 GPIO(DPI_D14) + #define GPIO_EDP_BL_PWM_1V8 GPIO(DISP_PWM1) #define GPIO_EDP_HPD_1V8 GPIO(GPIO17) #define GPIO_EN_PP3300_EDP_DISP_X GPIO(DSI1_LCM_RST) |