soc/intel/alderlake: Add virtual GPIOs for community 1

Alder Lake SoC has virtual GPIOs for community 1 which was being
programmed by FSP and hence was skipped by coreboot. As part of
moving most of the GPIO programming to coreboot, we're skipping this
programming in FSP now.

TEST=Check register offset to see if programming is correct.

Change-Id: I4d48553d14465df50e5aaaf27ab26c6a1b70d4cf
Signed-off-by: Maulik V Vaghela <maulik.v.vaghela@intel.com>
Reviewed-on: https://review.coreboot.org/c/coreboot/+/55270
Reviewed-by: Tim Wawrzynczak <twawrzynczak@chromium.org>
Tested-by: build bot (Jenkins) <no-reply@coreboot.org>

2 files changed, 281 insertions, 223 deletions

diff --git a/src/soc/intel/alderlake/gpio.c b/src/soc/intel/alderlake/gpio.c
index 6d9e1849a6..f845defdaa 100644
--- a/src/soc/intel/alderlake/gpio.c
+++ b/src/soc/intel/alderlake/gpio.c
@@ -50,6 +50,8 @@ static const struct pad_group adl_community1_groups[] = {
 	INTEL_GPP_BASE(GPP_S0, GPP_S0, GPP_S7, 96),			/* GPP_S */
 	INTEL_GPP_BASE(GPP_S0, GPP_H0, GPP_H23, 128),			/* GPP_H */
 	INTEL_GPP_BASE(GPP_S0, GPP_D0, GPP_GSPI2_CLK_LOOPBK, 160),	/* GPP_D */
+	INTEL_GPP(GPP_S0, GPP_CPU_RSVD_1, GPP_CPU_RSVD_24),		/* GPP_CPU_RSVD */
+	INTEL_GPP(GPP_S0, GPP_VGPIO_0, GPP_VGPIO_37),			/* vGPIO */
 };
 
 static const struct vw_entries adl_community1_vw[] = {
@@ -64,8 +66,9 @@ static const struct pad_group adl_community2_groups[] = {
 
 /* This community is not visible to the OS */
 static const struct pad_group adl_community3_groups[] = {
-	INTEL_GPP(GPP_CPU_RSVD_1, GPP_CPU_RSVD_1, GPP_vGPIO_PCIE_83),	/* vGPIO */
+	INTEL_GPP(GPP_CPU_RSVD_25, GPP_CPU_RSVD_25, GPP_vGPIO_PCIE_83),	/* vGPIO_PCIE */
 };
+
 static const struct pad_group adl_community4_groups[] = {
 	INTEL_GPP_BASE(GPP_C0, GPP_C0, GPP_C23, 256),			/* GPP_C */
 	INTEL_GPP_BASE(GPP_C0, GPP_F0, GPP_F_CLK_LOOPBK, 288),		/* GPP_F */
diff --git a/src/soc/intel/alderlake/include/soc/gpio_soc_defs.h b/src/soc/intel/alderlake/include/soc/gpio_soc_defs.h
index b1f23411c4..9a0a3f4b93 100644
--- a/src/soc/intel/alderlake/include/soc/gpio_soc_defs.h
+++ b/src/soc/intel/alderlake/include/soc/gpio_soc_defs.h
@@ -169,257 +169,312 @@
 #define GPP_D19			118
 #define GPP_GSPI2_CLK_LOOPBK	119
 
+/* Reserved GPIOs */
+#define GPP_CPU_RSVD_1		120
+#define GPP_CPU_RSVD_2		121
+#define GPP_CPU_RSVD_3		122
+#define GPP_CPU_RSVD_4		123
+#define GPP_CPU_RSVD_5		124
+#define GPP_CPU_RSVD_6		125
+#define GPP_CPU_RSVD_7		126
+#define GPP_CPU_RSVD_8		127
+#define GPP_CPU_RSVD_9		128
+#define GPP_CPU_RSVD_10		129
+#define GPP_CPU_RSVD_11		130
+#define GPP_CPU_RSVD_12		131
+#define GPP_CPU_RSVD_13		132
+#define GPP_CPU_RSVD_14		133
+#define GPP_CPU_RSVD_15		134
+#define GPP_CPU_RSVD_16		135
+#define GPP_CPU_RSVD_17		136
+#define GPP_CPU_RSVD_18		137
+#define GPP_CPU_RSVD_19		138
+#define GPP_CPU_RSVD_20		139
+#define GPP_CPU_RSVD_21		140
+#define GPP_CPU_RSVD_22		141
+#define GPP_CPU_RSVD_23		142
+#define GPP_CPU_RSVD_24		143
+
+/* Group VGPIO */
+#define GPP_VGPIO_0		144
+#define GPP_VGPIO_4		145
+#define GPP_VGPIO_5		146
+#define GPP_VGPIO_6		147
+#define GPP_VGPIO_7		148
+#define GPP_VGPIO_8		149
+#define GPP_VGPIO_9		150
+#define GPP_VGPIO_10		151
+#define GPP_VGPIO_11		152
+#define GPP_VGPIO_12		153
+#define GPP_VGPIO_13		154
+#define GPP_VGPIO_18		155
+#define GPP_VGPIO_19		156
+#define GPP_VGPIO_20		157
+#define GPP_VGPIO_21		158
+#define GPP_VGPIO_22		159
+#define GPP_VGPIO_23		160
+#define GPP_VGPIO_24		161
+#define GPP_VGPIO_25		162
+#define GPP_VGPIO_30		163
+#define GPP_VGPIO_31		164
+#define GPP_VGPIO_32		165
+#define GPP_VGPIO_33		166
+#define GPP_VGPIO_34		167
+#define GPP_VGPIO_35		168
+#define GPP_VGPIO_36		169
+#define GPP_VGPIO_37		170
+
 #define GPIO_COM1_START		GPP_S0
-#define GPIO_COM1_END		GPP_GSPI2_CLK_LOOPBK
+#define GPIO_COM1_END		GPP_VGPIO_37
 #define NUM_GPIO_COM1_PADS	(GPIO_COM1_END - GPIO_COM1_START + 1)
 
 /* Group GPD */
-#define GPD0			120
-#define GPD1			121
-#define GPD2			122
-#define GPD3			123
-#define GPD4			124
-#define GPD5			125
-#define GPD6			126
-#define GPD7			127
-#define GPD8			128
-#define GPD9			129
-#define GPD10			130
-#define GPD11			131
-#define GPD_INPUT3VSEL		132
-#define GPD_SLP_LANB		133
-#define GPD_SLP_SUSB		134
-#define GPD_WAKEB		135
-#define GPD_DRAM_RESETB		136
+#define GPD0			171
+#define GPD1			172
+#define GPD2			173
+#define GPD3			174
+#define GPD4			175
+#define GPD5			176
+#define GPD6			177
+#define GPD7			178
+#define GPD8			179
+#define GPD9			180
+#define GPD10			181
+#define GPD11			182
+#define GPD_INPUT3VSEL		183
+#define GPD_SLP_LANB		184
+#define GPD_SLP_SUSB		185
+#define GPD_WAKEB		186
+#define GPD_DRAM_RESETB		187
 
 #define GPIO_COM2_START		GPD0
 #define GPIO_COM2_END		GPD_DRAM_RESETB
 #define NUM_GPIO_COM2_PADS	(GPIO_COM2_END - GPIO_COM2_START + 1)
 
 /* PCIE VGPIO group */
-#define GPP_CPU_RSVD_1		137
-#define GPP_CPU_RSVD_2		138
-#define GPP_CPU_RSVD_3		139
-#define GPP_CPU_RSVD_4		140
-#define GPP_CPU_RSVD_5		141
-#define GPP_CPU_RSVD_6		142
-#define GPP_CPU_RSVD_7		143
-#define GPP_CPU_RSVD_8		144
-#define GPP_CPU_RSVD_9		145
-#define GPP_CPU_RSVD_10		146
-#define GPP_CPU_RSVD_11		147
-#define GPP_CPU_RSVD_12		148
-#define GPP_CPU_RSVD_13		149
-#define GPP_CPU_RSVD_14		150
-#define GPP_CPU_RSVD_15		151
-#define GPP_vGPIO_PCIE_0	152
-#define GPP_vGPIO_PCIE_1	153
-#define GPP_vGPIO_PCIE_2	154
-#define GPP_vGPIO_PCIE_3	155
-#define GPP_vGPIO_PCIE_4	156
-#define GPP_vGPIO_PCIE_5	157
-#define GPP_vGPIO_PCIE_6	158
-#define GPP_vGPIO_PCIE_7	159
-#define GPP_vGPIO_PCIE_8	160
-#define GPP_vGPIO_PCIE_9	161
-#define GPP_vGPIO_PCIE_10	162
-#define GPP_vGPIO_PCIE_11	163
-#define GPP_vGPIO_PCIE_12	164
-#define GPP_vGPIO_PCIE_13	165
-#define GPP_vGPIO_PCIE_14	166
-#define GPP_vGPIO_PCIE_15	167
-#define GPP_vGPIO_PCIE_16	168
-#define GPP_vGPIO_PCIE_17	169
-#define GPP_vGPIO_PCIE_18	170
-#define GPP_vGPIO_PCIE_19	171
-#define GPP_vGPIO_PCIE_20	172
-#define GPP_vGPIO_PCIE_21	173
-#define GPP_vGPIO_PCIE_22	174
-#define GPP_vGPIO_PCIE_23	175
-#define GPP_vGPIO_PCIE_24	176
-#define GPP_vGPIO_PCIE_25	177
-#define GPP_vGPIO_PCIE_26	178
-#define GPP_vGPIO_PCIE_27	179
-#define GPP_vGPIO_PCIE_28	180
-#define GPP_vGPIO_PCIE_29	181
-#define GPP_vGPIO_PCIE_30	182
-#define GPP_vGPIO_PCIE_31	183
-#define GPP_vGPIO_PCIE_32	184
-#define GPP_vGPIO_PCIE_33	185
-#define GPP_vGPIO_PCIE_34	186
-#define GPP_vGPIO_PCIE_35	187
-#define GPP_vGPIO_PCIE_36	188
-#define GPP_vGPIO_PCIE_37	189
-#define GPP_vGPIO_PCIE_38	190
-#define GPP_vGPIO_PCIE_39	191
-#define GPP_vGPIO_PCIE_40	192
-#define GPP_vGPIO_PCIE_41	193
-#define GPP_vGPIO_PCIE_42	194
-#define GPP_vGPIO_PCIE_43	195
-#define GPP_vGPIO_PCIE_44	196
-#define GPP_vGPIO_PCIE_45	197
-#define GPP_vGPIO_PCIE_46	198
-#define GPP_vGPIO_PCIE_47	199
-#define GPP_vGPIO_PCIE_48	200
-#define GPP_vGPIO_PCIE_49	201
-#define GPP_vGPIO_PCIE_50	202
-#define GPP_vGPIO_PCIE_51	203
-#define GPP_vGPIO_PCIE_52	204
-#define GPP_vGPIO_PCIE_53	205
-#define GPP_vGPIO_PCIE_54	206
-#define GPP_vGPIO_PCIE_55	207
-#define GPP_vGPIO_PCIE_56	208
-#define GPP_vGPIO_PCIE_57	209
-#define GPP_vGPIO_PCIE_58	210
-#define GPP_vGPIO_PCIE_59	211
-#define GPP_vGPIO_PCIE_60	212
-#define GPP_vGPIO_PCIE_61	213
-#define GPP_vGPIO_PCIE_62	214
-#define GPP_vGPIO_PCIE_63	215
-#define GPP_vGPIO_PCIE_64	216
-#define GPP_vGPIO_PCIE_65	217
-#define GPP_vGPIO_PCIE_66	218
-#define GPP_vGPIO_PCIE_67	219
-#define GPP_vGPIO_PCIE_68	220
-#define GPP_vGPIO_PCIE_69	221
-#define GPP_vGPIO_PCIE_70	222
-#define GPP_vGPIO_PCIE_71	223
-#define GPP_vGPIO_PCIE_72	224
-#define GPP_vGPIO_PCIE_73	225
-#define GPP_vGPIO_PCIE_74	226
-#define GPP_vGPIO_PCIE_75	227
-#define GPP_vGPIO_PCIE_76	228
-#define GPP_vGPIO_PCIE_77	229
-#define GPP_vGPIO_PCIE_78	230
-#define GPP_vGPIO_PCIE_79	231
-#define GPP_CPU_RSVD_16		232
-#define GPP_CPU_RSVD_17		233
-#define GPP_CPU_RSVD_18		234
-#define GPP_CPU_RSVD_19		235
-#define GPP_CPU_RSVD_20		236
-#define GPP_CPU_RSVD_21		237
-#define GPP_CPU_RSVD_22		238
-#define GPP_CPU_RSVD_23		239
-#define GPP_vGPIO_PCIE_80	240
-#define GPP_vGPIO_PCIE_81	241
-#define GPP_vGPIO_PCIE_82	242
-#define GPP_vGPIO_PCIE_83	243
+#define GPP_CPU_RSVD_25		188
+#define GPP_CPU_RSVD_26		189
+#define GPP_CPU_RSVD_27		190
+#define GPP_CPU_RSVD_28		191
+#define GPP_CPU_RSVD_29		192
+#define GPP_CPU_RSVD_30		193
+#define GPP_CPU_RSVD_31		194
+#define GPP_CPU_RSVD_32		195
+#define GPP_CPU_RSVD_33		196
+#define GPP_CPU_RSVD_34		197
+#define GPP_CPU_RSVD_35		198
+#define GPP_CPU_RSVD_36		199
+#define GPP_CPU_RSVD_37		200
+#define GPP_CPU_RSVD_38		201
+#define GPP_CPU_RSVD_39		202
+#define GPP_vGPIO_PCIE_0	203
+#define GPP_vGPIO_PCIE_1	204
+#define GPP_vGPIO_PCIE_2	205
+#define GPP_vGPIO_PCIE_3	206
+#define GPP_vGPIO_PCIE_4	207
+#define GPP_vGPIO_PCIE_5	208
+#define GPP_vGPIO_PCIE_6	209
+#define GPP_vGPIO_PCIE_7	210
+#define GPP_vGPIO_PCIE_8	211
+#define GPP_vGPIO_PCIE_9	212
+#define GPP_vGPIO_PCIE_10	213
+#define GPP_vGPIO_PCIE_11	214
+#define GPP_vGPIO_PCIE_12	215
+#define GPP_vGPIO_PCIE_13	216
+#define GPP_vGPIO_PCIE_14	217
+#define GPP_vGPIO_PCIE_15	218
+#define GPP_vGPIO_PCIE_16	219
+#define GPP_vGPIO_PCIE_17	220
+#define GPP_vGPIO_PCIE_18	221
+#define GPP_vGPIO_PCIE_19	222
+#define GPP_vGPIO_PCIE_20	223
+#define GPP_vGPIO_PCIE_21	224
+#define GPP_vGPIO_PCIE_22	225
+#define GPP_vGPIO_PCIE_23	226
+#define GPP_vGPIO_PCIE_24	227
+#define GPP_vGPIO_PCIE_25	228
+#define GPP_vGPIO_PCIE_26	229
+#define GPP_vGPIO_PCIE_27	230
+#define GPP_vGPIO_PCIE_28	231
+#define GPP_vGPIO_PCIE_29	232
+#define GPP_vGPIO_PCIE_30	233
+#define GPP_vGPIO_PCIE_31	234
+#define GPP_vGPIO_PCIE_32	235
+#define GPP_vGPIO_PCIE_33	236
+#define GPP_vGPIO_PCIE_34	237
+#define GPP_vGPIO_PCIE_35	238
+#define GPP_vGPIO_PCIE_36	239
+#define GPP_vGPIO_PCIE_37	240
+#define GPP_vGPIO_PCIE_38	241
+#define GPP_vGPIO_PCIE_39	242
+#define GPP_vGPIO_PCIE_40	243
+#define GPP_vGPIO_PCIE_41	244
+#define GPP_vGPIO_PCIE_42	245
+#define GPP_vGPIO_PCIE_43	246
+#define GPP_vGPIO_PCIE_44	247
+#define GPP_vGPIO_PCIE_45	248
+#define GPP_vGPIO_PCIE_46	249
+#define GPP_vGPIO_PCIE_47	250
+#define GPP_vGPIO_PCIE_48	251
+#define GPP_vGPIO_PCIE_49	252
+#define GPP_vGPIO_PCIE_50	253
+#define GPP_vGPIO_PCIE_51	254
+#define GPP_vGPIO_PCIE_52	255
+#define GPP_vGPIO_PCIE_53	256
+#define GPP_vGPIO_PCIE_54	257
+#define GPP_vGPIO_PCIE_55	258
+#define GPP_vGPIO_PCIE_56	259
+#define GPP_vGPIO_PCIE_57	260
+#define GPP_vGPIO_PCIE_58	261
+#define GPP_vGPIO_PCIE_59	262
+#define GPP_vGPIO_PCIE_60	263
+#define GPP_vGPIO_PCIE_61	264
+#define GPP_vGPIO_PCIE_62	265
+#define GPP_vGPIO_PCIE_63	266
+#define GPP_vGPIO_PCIE_64	267
+#define GPP_vGPIO_PCIE_65	268
+#define GPP_vGPIO_PCIE_66	269
+#define GPP_vGPIO_PCIE_67	270
+#define GPP_vGPIO_PCIE_68	271
+#define GPP_vGPIO_PCIE_69	272
+#define GPP_vGPIO_PCIE_70	273
+#define GPP_vGPIO_PCIE_71	274
+#define GPP_vGPIO_PCIE_72	275
+#define GPP_vGPIO_PCIE_73	276
+#define GPP_vGPIO_PCIE_74	277
+#define GPP_vGPIO_PCIE_75	278
+#define GPP_vGPIO_PCIE_76	279
+#define GPP_vGPIO_PCIE_77	280
+#define GPP_vGPIO_PCIE_78	281
+#define GPP_vGPIO_PCIE_79	282
+#define GPP_CPU_RSVD_40		283
+#define GPP_CPU_RSVD_41		284
+#define GPP_CPU_RSVD_42		285
+#define GPP_CPU_RSVD_43		286
+#define GPP_CPU_RSVD_44		287
+#define GPP_CPU_RSVD_45		288
+#define GPP_CPU_RSVD_46		289
+#define GPP_CPU_RSVD_47		290
+#define GPP_vGPIO_PCIE_80	291
+#define GPP_vGPIO_PCIE_81	292
+#define GPP_vGPIO_PCIE_82	293
+#define GPP_vGPIO_PCIE_83	294
 
-#define GPIO_COM3_START		GPP_CPU_RSVD_1
+#define GPIO_COM3_START		GPP_CPU_RSVD_25
 #define GPIO_COM3_END		GPP_vGPIO_PCIE_83
 #define NUM_GPIO_COM3_PADS      (GPIO_COM3_END - GPIO_COM3_START + 1)
 
 /* Group C */
-#define GPP_C0			244
-#define GPP_C1			245
-#define GPP_C2			246
-#define GPP_C3			247
-#define GPP_C4			248
-#define GPP_C5			249
-#define GPP_C6			250
-#define GPP_C7			251
-#define GPP_C8			252
-#define GPP_C9			253
-#define GPP_C10			254
-#define GPP_C11			255
-#define GPP_C12			256
-#define GPP_C13			257
-#define GPP_C14			258
-#define GPP_C15			259
-#define GPP_C16			260
-#define GPP_C17			261
-#define GPP_C18			262
-#define GPP_C19			263
-#define GPP_C20			264
-#define GPP_C21			265
-#define GPP_C22			266
-#define GPP_C23			267
+#define GPP_C0			295
+#define GPP_C1			296
+#define GPP_C2			297
+#define GPP_C3			298
+#define GPP_C4			299
+#define GPP_C5			300
+#define GPP_C6			301
+#define GPP_C7			302
+#define GPP_C8			303
+#define GPP_C9			304
+#define GPP_C10			305
+#define GPP_C11			306
+#define GPP_C12			307
+#define GPP_C13			308
+#define GPP_C14			309
+#define GPP_C15			310
+#define GPP_C16			311
+#define GPP_C17			312
+#define GPP_C18			313
+#define GPP_C19			314
+#define GPP_C20			315
+#define GPP_C21			316
+#define GPP_C22			317
+#define GPP_C23			318
 
 /* Group F */
-#define GPP_F0			268
-#define GPP_F1			269
-#define GPP_F2			270
-#define GPP_F3			271
-#define GPP_F4			272
-#define GPP_F5			273
-#define GPP_F6			274
-#define GPP_F7			275
-#define GPP_F8			276
-#define GPP_F9			277
-#define GPP_F10			278
-#define GPP_F11			279
-#define GPP_F12			280
-#define GPP_F13			281
-#define GPP_F14			282
-#define GPP_F15			283
-#define GPP_F16			284
-#define GPP_F17			285
-#define GPP_F18			286
-#define GPP_F19			287
-#define GPP_F20			288
-#define GPP_F21			289
-#define GPP_F22			290
-#define GPP_F23			291
-#define GPP_F_CLK_LOOPBK	292
+#define GPP_F0			319
+#define GPP_F1			320
+#define GPP_F2			321
+#define GPP_F3			322
+#define GPP_F4			323
+#define GPP_F5			324
+#define GPP_F6			325
+#define GPP_F7			326
+#define GPP_F8			327
+#define GPP_F9			328
+#define GPP_F10			329
+#define GPP_F11			330
+#define GPP_F12			331
+#define GPP_F13			332
+#define GPP_F14			333
+#define GPP_F15			334
+#define GPP_F16			335
+#define GPP_F17			336
+#define GPP_F18			337
+#define GPP_F19			338
+#define GPP_F20			339
+#define GPP_F21			340
+#define GPP_F22			341
+#define GPP_F23			342
+#define GPP_F_CLK_LOOPBK	343
 
 /* Group HVMOS */
-#define GPP_L_BKLTEN		293
-#define GPP_L_BKLTCTL		294
-#define GPP_L_VDDEN		295
-#define GPP_SYS_PWROK		296
-#define GPP_SYS_RESETB		297
-#define GPP_MLK_RSTB		298
+#define GPP_L_BKLTEN		344
+#define GPP_L_BKLTCTL		345
+#define GPP_L_VDDEN		346
+#define GPP_SYS_PWROK		347
+#define GPP_SYS_RESETB		348
+#define GPP_MLK_RSTB		349
 
 /* Group E */
-#define GPP_E0			299
-#define GPP_E1			300
-#define GPP_E2			301
-#define GPP_E3			302
-#define GPP_E4			303
-#define GPP_E5			304
-#define GPP_E6			305
-#define GPP_E7			306
-#define GPP_E8			307
-#define GPP_E9			308
-#define GPP_E10			309
-#define GPP_E11			310
-#define GPP_E12			311
-#define GPP_E13			312
-#define GPP_E14			313
-#define GPP_E15			314
-#define GPP_E16			315
-#define GPP_E17			316
-#define GPP_E18			317
-#define GPP_E19			318
-#define GPP_E20			319
-#define GPP_E21			320
-#define GPP_E22			321
-#define GPP_E23			322
-#define GPP_E_CLK_LOOPBK	323
+#define GPP_E0			350
+#define GPP_E1			351
+#define GPP_E2			352
+#define GPP_E3			353
+#define GPP_E4			354
+#define GPP_E5			355
+#define GPP_E6			356
+#define GPP_E7			357
+#define GPP_E8			358
+#define GPP_E9			359
+#define GPP_E10			360
+#define GPP_E11			361
+#define GPP_E12			362
+#define GPP_E13			363
+#define GPP_E14			364
+#define GPP_E15			365
+#define GPP_E16			366
+#define GPP_E17			367
+#define GPP_E18			368
+#define GPP_E19			369
+#define GPP_E20			370
+#define GPP_E21			371
+#define GPP_E22			372
+#define GPP_E23			373
+#define GPP_E_CLK_LOOPBK	374
 
 #define GPIO_COM4_START		GPP_C0
 #define GPIO_COM4_END		GPP_E_CLK_LOOPBK
 #define NUM_GPIO_COM4_PADS	(GPIO_COM4_END - GPIO_COM4_START + 1)
 
 /* Group R */
-#define GPP_R0			324
-#define GPP_R1			325
-#define GPP_R2			326
-#define GPP_R3			327
-#define GPP_R4			328
-#define GPP_R5			329
-#define GPP_R6			330
-#define GPP_R7			331
+#define GPP_R0			375
+#define GPP_R1			376
+#define GPP_R2			377
+#define GPP_R3			378
+#define GPP_R4			379
+#define GPP_R5			380
+#define GPP_R6			381
+#define GPP_R7			382
 
 /* Group SPI0 */
-#define GPP_SPI0_IO_2		332
-#define GPP_SPI0_IO_3		333
-#define GPP_SPI0_MOSI_IO_0	334
-#define GPP_SPI0_MOSI_IO_1	335
-#define GPP_SPI0_TPM_CSB	336
-#define GPP_SPI0_FLASH_0_CSB	337
-#define GPP_SPI0_FLASH_1_CSB	338
-#define GPP_SPI0_CLK		339
+#define GPP_SPI0_IO_2		383
+#define GPP_SPI0_IO_3		384
+#define GPP_SPI0_MOSI_IO_0	385
+#define GPP_SPI0_MOSI_IO_1	386
+#define GPP_SPI0_TPM_CSB	387
+#define GPP_SPI0_FLASH_0_CSB	388
+#define GPP_SPI0_FLASH_1_CSB	389
+#define GPP_SPI0_CLK		390
 
 #define GPIO_COM5_START		GPP_R0
 #define GPIO_COM5_END		GPP_SPI0_CLK