mb/up/squared/gpio: 1/3 Decode raw register values

Use the intelp2m utility [1] with -fld=cb options to convert the pad
configuration format with the raw values of the DW0 and DW1 registers
to the format with the bit fiends macros: PAD_FUNC(), PAD_RESET(),
PAD_TRIG(), PAD_BUF(), PAD_PULL(), etc... Also use the -ii options to
generate the target macro in the comments, so that it is easier to
understand what result we should get:

./intelp2m -ii -fld cb -t 1 -p apl -file ./up-gpio.h

This is part of the patch set
"mb/up/squared: Rewrite pad config using intelp2m":

CB:42608 - 1/3 Decode raw register values
CB:42915 - 2/3 Exclude fields that are not in PAD_CFG*
CB:39765 - 3/3 Converts bit field macros to PAD_CFG

[1] https://review.coreboot.org/c/coreboot/+/35643

Tested with BUILD_TIMELESS=1, its coreboot.rom does not change.

Change-Id: I2523439af8842365c7de901bdfad85ad16d25dcf
Signed-off-by: Maxim Polyakov <max.senia.poliak@gmail.com>
Reviewed-on: https://review.coreboot.org/c/coreboot/+/42608
Tested-by: build bot (Jenkins) <no-reply@coreboot.org>
Reviewed-by: Angel Pons <th3fanbus@gmail.com>

1 files changed, 1393 insertions, 753 deletions

diff --git a/src/mainboard/up/squared/gpio.h b/src/mainboard/up/squared/gpio.h
index 894df8cafd..e4c0221edd 100644
--- a/src/mainboard/up/squared/gpio.h
+++ b/src/mainboard/up/squared/gpio.h
@@ -2,759 +2,1399 @@
 
 #include <soc/gpio.h>
 
-#ifndef GPIO_H
-#define GPIO_H
-
+#ifndef CFG_GPIO_H
+#define CFG_GPIO_H
+
+/*
+ * Pad configuration was generated automatically using intelp2m utility.
+ *
+ * todo: check HOSTSW_OWN_{NORTH, NORTHWEST, SOUTHWEST, WEST} to set DRIVER
+ * mode for the corresponding pads.
+ */
 static const struct pad_config gpio_table[] = {
-	// ********************************
-	// ******* GPIO Group North *******
-	// ********************************
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_0,		0x04000102,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_1,		0x04000102,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_2,		0x04000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_3,		0x04000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_4,		0x04000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_5,		0x44000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_6,		0x44000201,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_7,		0x44000201,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_8,		0x44000201,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_9,		0x44000201,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_10,	0x44000201,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_11,	0x44000201,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_12,	0x44000201,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_13,	0x44000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_14,	0x44000102,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_15,	0x44000102,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_16,	0x40880102,	0x00024000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_17,	0x44000201,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_18,	0x44000201,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_19,	0x44000201,	0x00003000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_20,	0x44000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_21,	0x44000201,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_22,	0x44000102,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_23,	0x44000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_24,	0x44000102,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_25,	0x44000102,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_26,	0x44000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_27,	0x44000201,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_28,	0x44000102,	0x00003000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_29,	0x44000102,	0x00003000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_30,	0x44000102,	0x00003000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_31,	0x44000102,	0x00003000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_32,	0x44000102,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_33,	0x44000102,	0x00000000),
-
-	// PWM0
-	_PAD_CFG_STRUCT(GPIO_34,	0x44000400,	0x00001000),
-
-	// PWM1
-	_PAD_CFG_STRUCT(GPIO_35,	0x44000400,	0x00001000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_36,	0x44000201,	0x00000000),
-
-	// PWM3
-	_PAD_CFG_STRUCT(GPIO_37,	0x04000400,	0x00001000),
-
-	// LPSS_UART0_RXD
-	_PAD_CFG_STRUCT(GPIO_38,	0x44000402,	0x00023100),
-
-	// LPSS_UART0_TXD
-	_PAD_CFG_STRUCT(GPIO_39,	0x44000400,	0x00003100),
-
-	// LPSS_UART0_RTS_N
-	_PAD_CFG_STRUCT(GPIO_40,	0x44000400,	0x00003100),
-
-	// LPSS_UART0_CTS_N
-	_PAD_CFG_STRUCT(GPIO_41,	0x44000402,	0x00023100),
-
-	// LPSS_UART1_RXD
-	_PAD_CFG_STRUCT(GPIO_42,	0x44000402,	0x00023100),
-
-	// LPSS_UART1_TXD
-	_PAD_CFG_STRUCT(GPIO_43,	0x44000400,	0x0001f100),
-
-	// LPSS_UART1_RTS_N
-	_PAD_CFG_STRUCT(GPIO_44,	0x44000400,	0x00003100),
-
-	// LPSS_UART1_CTS_N
-	_PAD_CFG_STRUCT(GPIO_45,	0x44000402,	0x0001c100),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_46,	0x44000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_47,	0x44000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_48,	0x44000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_49,	0x44000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_62,	0x44000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_63,	0x44000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_64,	0x44000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_65,	0x44000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_66,	0x44000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_67,	0x44000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_68,	0x44000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_69,	0x44000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_70,	0x44000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_71,	0x44000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_72,	0x44000200,	0x00001000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_73,	0x44000200,	0x00001000),
-
-	// *JTAG_TCK
-	_PAD_CFG_STRUCT(TCK,		0x44000400,	0x00c3d000),
-
-	// *JTAG_TRST_N
-	_PAD_CFG_STRUCT(TRST_B,		0x44000400,	0x00c3d000),
-
-	// *JTAG_TMS
-	_PAD_CFG_STRUCT(TMS,		0x44000400,	0x00c3f000),
-
-	// *JTAG_TDI
-	_PAD_CFG_STRUCT(TDI,		0x44000400,	0x00c3f000),
-
-	// *JTAG_PMODE
-	_PAD_CFG_STRUCT(CX_PMODE,	0x44000400,	0x00c3c000),
-
-	// *JTAG_PREQ_N
-	_PAD_CFG_STRUCT(CX_PREQ_B,	0x44000402,	0x00c3f000),
-
-	// *JTAGX
-	_PAD_CFG_STRUCT(JTAGX,		0x44000402,	0x00c3f000),
-
-	// *JTAG_PRDY_N
-	_PAD_CFG_STRUCT(CX_PRDY_B,	0x44000402,	0x0043f000),
-
-	// *JTAG_TDO
-	_PAD_CFG_STRUCT(TDO,		0x44000400,	0x0043f000),
-
-	// GPIO
-	_PAD_CFG_STRUCT(CNV_BRI_DT,	0x44000201,	0x0003d000),
-
-	// GPIO
-	_PAD_CFG_STRUCT(CNV_BRI_RSP,	0x44000201,	0x00002400),
-
-	// GPIO
-	_PAD_CFG_STRUCT(CNV_RGI_DT,	0x44000201,	0x00000000),
-
-	// RESERVED
-//	_PAD_CFG_STRUCT(CNV_RGI_RSP,	0xffffffff,	0xffffffff),
-
-	// GPIO
-	_PAD_CFG_STRUCT(SVID0_ALERT_B,	0x44000100,	0x00000000),
-
-	// GPIO
-	_PAD_CFG_STRUCT(SVID0_DATA,	0x44000100,	0x00000000),
-
-	// GPIO
-	_PAD_CFG_STRUCT(SVID0_CLK,	0x44000100,	0x00000000),
-
-
-	// ************************************
-	// ******* GPIO Group NorthWest *******
-	// ************************************
-	// *DDI0_DDC_SDA
-	_PAD_CFG_STRUCT(GPIO_187,	0x44000400,	0x0001f000),
-
-	// *DDI0_DDC_SCL
-	_PAD_CFG_STRUCT(GPIO_188,	0x44000400,	0x0001f000),
-
-	// *DDI1_DDC_SDA
-	_PAD_CFG_STRUCT(GPIO_189,	0x44000400,	0x00002c00),
-
-	// *DDI1_DDC_SCL
-	_PAD_CFG_STRUCT(GPIO_190,	0x44000400,	0x00002c00),
-
-	// GPIO
-	_PAD_CFG_STRUCT(GPIO_191,	0x44000100,	0x00000000),
-
-	// GPIO
-	_PAD_CFG_STRUCT(GPIO_192,	0x44000100,	0x00000000),
-
-	// *PNL0_VDDEN
-	_PAD_CFG_STRUCT(GPIO_193,	0x44000400,	0x00005000),
-
-	// *PNL0_BKLTEN
-	_PAD_CFG_STRUCT(GPIO_194,	0x44000400,	0x00005000),
-
-	// *PNL0_BKLTCTL
-	_PAD_CFG_STRUCT(GPIO_195,	0x44000400,	0x00005000),
-
-	// GPIO
-	_PAD_CFG_STRUCT(GPIO_196,	0x44000100,	0x00000000),
-
-	// GPIO
-	_PAD_CFG_STRUCT(GPIO_197,	0x44000100,	0x00000000),
-
-	// GPIO
-	_PAD_CFG_STRUCT(GPIO_198,	0x44000100,	0x00000000),
-
-	// DDI1_HPD
-	_PAD_CFG_STRUCT(GPIO_199,	0x44000800,	0x00003000),
-
-	// DDI0_HPD
-	_PAD_CFG_STRUCT(GPIO_200,	0x44000802,	0x00003000),
-
-	// GPIO
-	_PAD_CFG_STRUCT(GPIO_201,	0x44000100,	0x00000000),
-
-	// GPIO
-	_PAD_CFG_STRUCT(GPIO_202,	0x44000100,	0x00000000),
-
-	// GPIO
-	_PAD_CFG_STRUCT(GPIO_203,	0x44000102,	0x00000000),
-
-	// GPIO
-	_PAD_CFG_STRUCT(GPIO_204,	0x44000102,	0x00000000),
-
-	// GPIO
-	_PAD_CFG_STRUCT(PMC_SPI_FS0,	0x44000102,	0x00000000),
-
-	// DDI2_HPD
-	_PAD_CFG_STRUCT(PMC_SPI_FS1,	0x44000802,	0x00003000),
-
-	// GPIO
-	_PAD_CFG_STRUCT(PMC_SPI_FS2,	0x44000102,	0x00000000),
-
-	// GPIO
-	_PAD_CFG_STRUCT(PMC_SPI_RXD,	0x44000100,	0x00000000),
-
-	// GPIO
-	_PAD_CFG_STRUCT(PMC_SPI_TXD,	0x44000100,	0x00000000),
-
-	// GPIO
-	_PAD_CFG_STRUCT(PMC_SPI_CLK,	0x44000100,	0x00000000),
-
-	// GPIO
-	_PAD_CFG_STRUCT(PMIC_PWRGOOD,	0x44000203,	0x00002400),
-
-	// GPIO
-	_PAD_CFG_STRUCT(PMIC_RESET_B,	0x44000102,	0x0003c000),
-
-	// GPIO
-	_PAD_CFG_STRUCT(GPIO_213,	0x44000201,	0x00003000),
-
-	// GPIO
-	_PAD_CFG_STRUCT(GPIO_214,	0x44000102,	0x00003300),
-
-	// GPIO
-	_PAD_CFG_STRUCT(GPIO_215,	0x44000100,	0x00003300),
-
-	// *THERMTRIP_N
-	_PAD_CFG_STRUCT(PMIC_THERMTRIP_B,	0x44000400,	0x00003000),
-
-	// GPIO
-	_PAD_CFG_STRUCT(PMIC_STDBY,	0x44000201,	0x00001000),
-
-	// *PROCHOT_N
-	_PAD_CFG_STRUCT(PROCHOT_B,	0x44000402,	0x00023000),
-
-	// RESERVED
-//	_PAD_CFG_STRUCT(PMIC_I2C_SCL,	0xffffffff,	0xffffffff),
-
-	// RESERVED
-//	_PAD_CFG_STRUCT(PMIC_I2C_SDA,	0xffffffff,	0xffffffff),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_74,	0x44000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_75,	0x44000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_76,	0x44000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_77,	0x44000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_78,	0x44000100,	0x00000000),
-
-	// AVS_DMIC_CLK_A1
-	_PAD_CFG_STRUCT(GPIO_79,	0x44000400,	0x0003d000),
-
-	// AVS_DMIC_CLK_B1
-	_PAD_CFG_STRUCT(GPIO_80,	0x44000400,	0x0003d000),
-
-	// AVS_DMIC_DATA_1
-	_PAD_CFG_STRUCT(GPIO_81,	0x44000400,	0x00025200),
-
-	// AVS_DMIC_CLK_AB2
-	_PAD_CFG_STRUCT(GPIO_82,	0x44000400,	0x0003d000),
-
-	// AVS_DMIC_DATA_2
-	_PAD_CFG_STRUCT(GPIO_83,	0x44000400,	0x00025200),
-
-	// AVS_I2S2_MCLK
-	_PAD_CFG_STRUCT(GPIO_84,	0x44000400,	0x00001000),
-
-	// AVS_I2S2_BCLK
-	_PAD_CFG_STRUCT(GPIO_85,	0x44000400,	0x0001d200),
-
-	// AVS_I2S2_WS_SYNC
-	_PAD_CFG_STRUCT(GPIO_86,	0x44000402,	0x0001d200),
-
-	// AVS_I2S2_SDI
-	_PAD_CFG_STRUCT(GPIO_87,	0x44000402,	0x0001f200),
-
-	// AVS_I2S2_SDO
-	_PAD_CFG_STRUCT(GPIO_88,	0x44000400,	0x0001c200),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_89,	0x44000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_90,	0x44000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_91,	0x44000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_92,	0x44000100,	0x00000000),
-
-	// *FST_SPI_CS0_N
-	_PAD_CFG_STRUCT(GPIO_97,	0x44000402,	0x0003fc00),
-
-	// GPIO
-	_PAD_CFG_STRUCT(GPIO_98,	0x44000100,	0x00000000),
-
-	// *FST_SPI_MOSI_IO0
-	_PAD_CFG_STRUCT(GPIO_99,	0x44000400,	0x0003fc00),
-
-	// *FST_SPI_MISO_IO1
-	_PAD_CFG_STRUCT(GPIO_100,	0x44000402,	0x0003fc00),
-
-	// GPIO
-	_PAD_CFG_STRUCT(GPIO_101,	0x44000100,	0x00000000),
-
-	// GPIO
-	_PAD_CFG_STRUCT(GPIO_102,	0x44000100,	0x00000000),
-
-	// *FST_SPI_CLK
-	_PAD_CFG_STRUCT(GPIO_103,	0x44000400,	0x0003fc00),
-
-	// *n/a
-	_PAD_CFG_STRUCT(FST_SPI_CLK_FB,	0x44000400,	0x0003c000),
-
-	// SIO_SPI_0_CLK
-	_PAD_CFG_STRUCT(GPIO_104,	0x44000400,	0x0001d200),
-
-	// SIO_SPI_0_FS0
-	_PAD_CFG_STRUCT(GPIO_105,	0x44000400,	0x0001f200),
-
-	// SIO_SPI_0_FS1
-	_PAD_CFG_STRUCT(GPIO_106,	0x44000400,	0x0001f200),
-
-	// SIO_SPI_0_RXD
-	_PAD_CFG_STRUCT(GPIO_109,	0x44000402,	0x0001f200),
-
-	// SIO_SPI_0_TXD
-	_PAD_CFG_STRUCT(GPIO_110,	0x44000400,	0x0001f200),
-
-	// SIO_SPI_1_CLK
-	_PAD_CFG_STRUCT(GPIO_111,	0x44000400,	0x00001000),
-
-	// SIO_SPI_1_FS0
-	_PAD_CFG_STRUCT(GPIO_112,	0x44000400,	0x00001000),
-
-	// SIO_SPI_1_FS1
-	_PAD_CFG_STRUCT(GPIO_113,	0x44000400,	0x00001000),
-
-	// SIO_SPI_1_RXD
-	_PAD_CFG_STRUCT(GPIO_116,	0x44000402,	0x0001d000),
-
-	// SIO_SPI_1_TXD
-	_PAD_CFG_STRUCT(GPIO_117,	0x44000400,	0x00001000),
-
-	// SIO_SPI_2_CLK
-	_PAD_CFG_STRUCT(GPIO_118,	0x44000400,	0x00001000),
-
-	// SIO_SPI_2_FS0
-	_PAD_CFG_STRUCT(GPIO_119,	0x44000400,	0x00001000),
-
-	// SIO_SPI_2_FS1
-	_PAD_CFG_STRUCT(GPIO_120,	0x44000400,	0x00001000),
-
-	// SIO_SPI_2_FS2
-	_PAD_CFG_STRUCT(GPIO_121,	0x44000400,	0x00001000),
-
-	// SIO_SPI_2_RXD
-	_PAD_CFG_STRUCT(GPIO_122,	0x44000400,	0x00001000),
-
-	// SIO_SPI_2_TXD
-	_PAD_CFG_STRUCT(GPIO_123,	0x44000400,	0x00001000),
-
-
-	// *******************************
-	// ******* GPIO Group West *******
-	// *******************************
-	// LPSS_I2C0_SDA
-	_PAD_CFG_STRUCT(GPIO_124,	0x44000402,	0x00012700),
-
-	// LPSS_I2C0_SCL
-	_PAD_CFG_STRUCT(GPIO_125,	0x44000402,	0x00012700),
-
-	// LPSS_I2C1_SDA
-	_PAD_CFG_STRUCT(GPIO_126,	0x44000402,	0x00012700),
-
-	// LPSS_I2C1_SCL
-	_PAD_CFG_STRUCT(GPIO_127,	0x44000402,	0x00012700),
-
-	// LPSS_I2C2_SDA
-	_PAD_CFG_STRUCT(GPIO_128,	0x44000402,	0x00012700),
-
-	// LPSS_I2C2_SCL
-	_PAD_CFG_STRUCT(GPIO_129,	0x44000402,	0x00012700),
-
-	// LPSS_I2C3_SDA
-	_PAD_CFG_STRUCT(GPIO_130,	0x44000402,	0x00012700),
-
-	// LPSS_I2C3_SCL
-	_PAD_CFG_STRUCT(GPIO_131,	0x44000402,	0x00012700),
-
-	// LPSS_I2C4_SDA
-	_PAD_CFG_STRUCT(GPIO_132,	0x44000402,	0x00012700),
-
-	// LPSS_I2C4_SCL
-	_PAD_CFG_STRUCT(GPIO_133,	0x44000402,	0x00012700),
-
-	// LPSS_I2C5_SDA
-	_PAD_CFG_STRUCT(GPIO_134,	0x44000402,	0x0001f200),
-
-	// LPSS_I2C5_SCL
-	_PAD_CFG_STRUCT(GPIO_135,	0x44000402,	0x0001f200),
-
-	// LPSS_I2C6_SDA
-	_PAD_CFG_STRUCT(GPIO_136,	0x44000402,	0x0001f200),
-
-	// LPSS_I2C6_SCL
-	_PAD_CFG_STRUCT(GPIO_137,	0x44000402,	0x0001f200),
-
-	// LPSS_I2C7_SDA
-	_PAD_CFG_STRUCT(GPIO_138,	0x44000402,	0x00006700),
-
-	// LPSS_I2C7_SCL
-	_PAD_CFG_STRUCT(GPIO_139,	0x44000402,	0x00006700),
-
-	// AVS_I2S6_BCLK
-	_PAD_CFG_STRUCT(GPIO_146,	0x44000800,	0x0003d000),
-
-	// AVS_I2S6_WS_SYNC
-	_PAD_CFG_STRUCT(GPIO_147,	0x44000800,	0x0003d000),
-
-	// AVS_I2S6_SDI
-	_PAD_CFG_STRUCT(GPIO_148,	0x44000802,	0x0003d000),
-
-	// AVS_I2S6_SDO
-	_PAD_CFG_STRUCT(GPIO_149,	0x44000800,	0x0003d000),
-
-	// AVS_I2S5_BCLK
-	_PAD_CFG_STRUCT(GPIO_150,	0x44000800,	0x0001d200),
-
-	// AVS_I2S5_WS_SYNC
-	_PAD_CFG_STRUCT(GPIO_151,	0x44000800,	0x0001d200),
-
-	// AVS_I2S5_SDI
-	_PAD_CFG_STRUCT(GPIO_152,	0x44000802,	0x0001d200),
-
-	// AVS_I2S5_SDO
-	_PAD_CFG_STRUCT(GPIO_153,	0x44000800,	0x0001c200),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_154,	0x44000102,	0x00000000),
-
-	// SPKR
-	_PAD_CFG_STRUCT(GPIO_155,	0x44000800,	0x0003d000),
-
-	// *PCIE_CLKREQ0_N
-	_PAD_CFG_STRUCT(GPIO_209,	0x44000400,	0x00001000),
-
-	// *PCIE_CLKREQ1_N
-	_PAD_CFG_STRUCT(GPIO_210,	0x44000400,	0x00001000),
-
-	// *PCIE_CLKREQ2_N
-	_PAD_CFG_STRUCT(GPIO_211,	0x44000400,	0x00001000),
-
-	// *PCIE_CLKREQ3_N
-	_PAD_CFG_STRUCT(GPIO_212,	0x44000400,	0x00001000),
-
-	// *OSC_CLK_OUT_0
-	_PAD_CFG_STRUCT(OSC_CLK_OUT_0,	0x44000400,	0x00001000),
-
-	// *OSC_CLK_OUT_1
-	_PAD_CFG_STRUCT(OSC_CLK_OUT_1,	0x44000400,	0x00001000),
-
-	// *OSC_CLK_OUT_2
-	_PAD_CFG_STRUCT(OSC_CLK_OUT_2,	0x44000400,	0x00001000),
-
-	// *OSC_CLK_OUT_3
-	_PAD_CFG_STRUCT(OSC_CLK_OUT_3,	0x44000400,	0x00001000),
-
-	// GPIO
-	_PAD_CFG_STRUCT(OSC_CLK_OUT_4,	0x44000100,	0x00000000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(PMU_AC_PRESENT,	0x44000102,	0x00000000),
-
-	// GPIO
-	_PAD_CFG_STRUCT(PMU_BATLOW_B,	0x44000102,	0x00000000),
-
-	// *PMU_PLTRST_N
-	_PAD_CFG_STRUCT(PMU_PLTRST_B,	0x44000400,	0x0003c000),
-
-	// *PMU_PWRBTN_N
-	_PAD_CFG_STRUCT(PMU_PWRBTN_B,	0x44000402,	0x0003f000),
-
-	// *PMU_RSTBTN_N
-	_PAD_CFG_STRUCT(PMU_RESETBUTTON_B,	0x44000402,	0x0003c000),
-
-	// *PMU_SLP_S0_N
-	_PAD_CFG_STRUCT(PMU_SLP_S0_B,	0x44000400,	0x0003c000),
-
-	// *PMU_SLP_S3_N
-	_PAD_CFG_STRUCT(PMU_SLP_S3_B,	0x44000400,	0x0003c000),
-
-	// *PMU_SLP_S4_N
-	_PAD_CFG_STRUCT(PMU_SLP_S4_B,	0x44000400,	0x0003c000),
-
-	// *PMU_SUSCLK
-	_PAD_CFG_STRUCT(PMU_SUSCLK,	0x44000400,	0x0003c000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(PMU_WAKE_B,	0x44000201,	0x0003f000),
-
-	// *SUS_STAT_B
-	_PAD_CFG_STRUCT(SUS_STAT_B,	0x44000400,	0x0003c000),
-
-	// GPIO
-	_PAD_CFG_STRUCT(SUSPWRDNACK,	0x44000102,	0x00000000),
-
-
-	// ************************************
-	// ******* GPIO Group SouthWest *******
-	// ************************************
-	// PCIE_WAKE0_N
-	_PAD_CFG_STRUCT(GPIO_205,	0x44000402,	0x00000000),
-
-	// PCIE_WAKE1_N
-	_PAD_CFG_STRUCT(GPIO_206,	0x44000402,	0x00000000),
-
-	// PCIE_WAKE2_N
-	_PAD_CFG_STRUCT(GPIO_207,	0x44000402,	0x00000000),
-
-	// PCIE_WAKE3_N
-	_PAD_CFG_STRUCT(GPIO_208,	0x44000402,	0x00000000),
-
-	// *EMMC_CLK
-	_PAD_CFG_STRUCT(GPIO_156,	0x44000402,	0x00005000),
-
-	// *EMMC_D0
-	_PAD_CFG_STRUCT(GPIO_157,	0x44000402,	0x00023000),
-
-	// *EMMC_D1
-	_PAD_CFG_STRUCT(GPIO_158,	0x44000402,	0x00023000),
-
-	// *EMMC_D2
-	_PAD_CFG_STRUCT(GPIO_159,	0x44000402,	0x00023000),
-
-	// *EMMC_D3
-	_PAD_CFG_STRUCT(GPIO_160,	0x44000402,	0x00023000),
-
-	// *EMMC_D4
-	_PAD_CFG_STRUCT(GPIO_161,	0x44000402,	0x00023000),
-
-	// *EMMC_D5
-	_PAD_CFG_STRUCT(GPIO_162,	0x44000402,	0x00023000),
-
-	// *EMMC_D6
-	_PAD_CFG_STRUCT(GPIO_163,	0x44000402,	0x00023000),
-
-	// *EMMC_D7
-	_PAD_CFG_STRUCT(GPIO_164,	0x44000402,	0x00023000),
-
-	// *EMMC_CMD
-	_PAD_CFG_STRUCT(GPIO_165,	0x44000402,	0x00023000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_166,	0x44000300,	0x00001000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_167,	0x44000102,	0x00023000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_168,	0x44000100,	0x00023000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_169,	0x44000200,	0x00003000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_170,	0x44000201,	0x00003000),
-
-	// *GPIO
-	_PAD_CFG_STRUCT(GPIO_171,	0x44000201,	0x00003000),
-
-	// SDCARD_CLK
-	_PAD_CFG_STRUCT(GPIO_172,	0x44000400,	0x00021100),
-
-	// n/a
-	_PAD_CFG_STRUCT(GPIO_179,	0x44000400,	0x00001000),
-
-	// SDCARD_D0
-	_PAD_CFG_STRUCT(GPIO_173,	0x44000402,	0x00023100),
-
-	// SDCARD_D1
-	_PAD_CFG_STRUCT(GPIO_174,	0x44000402,	0x00023000),
-
-	// SDCARD_D2
-	_PAD_CFG_STRUCT(GPIO_175,	0x44000402,	0x00023000),
-
-	// SDCARD_D3
-	_PAD_CFG_STRUCT(GPIO_176,	0x44000402,	0x00023000),
-
-	// SDCARD_CD_B
-	_PAD_CFG_STRUCT(GPIO_177,	0x44000402,	0x00003000),
-
-	// SDCARD_CMD
-	_PAD_CFG_STRUCT(GPIO_178,	0x44000402,	0x00023100),
-
-	// SDCARD_LVL_WP
-	_PAD_CFG_STRUCT(GPIO_186,	0x44000402,	0x00003000),
-
-	// *EMMC_RCLK
-	_PAD_CFG_STRUCT(GPIO_182,	0x44000400,	0x0001d000),
-
-	// GPIO
-	_PAD_CFG_STRUCT(GPIO_183,	0x44000200,	0x00001000),
-
-	// SMB_ALERT_N
-	_PAD_CFG_STRUCT(SMB_ALERTB,	0x44000402,	0x0003f000),
-
-	// SMB_CLK
-	_PAD_CFG_STRUCT(SMB_CLK,	0x44000402,	0x0003f000),
-
-	// SMB_DATA
-	_PAD_CFG_STRUCT(SMB_DATA,	0x44000402,	0x0003f000),
-
-	// LPC_ILB_SERIRQ
-	_PAD_CFG_STRUCT(LPC_ILB_SERIRQ,	0x44000402,	0x0003f000),
-
-	// LPC_CLKOUT0
-	_PAD_CFG_STRUCT(LPC_CLKOUT0,	0x44000400,	0x00020100),
-
-	// LPC_CLKOUT1
-	_PAD_CFG_STRUCT(LPC_CLKOUT1,	0x44000400,	0x00020100),
-
-	// LPC_AD0
-	_PAD_CFG_STRUCT(LPC_AD0,	0x44000402,	0x00023100),
-
-	// LPC_AD1
-	_PAD_CFG_STRUCT(LPC_AD1,	0x44000402,	0x00023100),
-
-	// LPC_AD2
-	_PAD_CFG_STRUCT(LPC_AD2,	0x44000402,	0x00023100),
-
-	// LPC_AD3
-	_PAD_CFG_STRUCT(LPC_AD3,	0x44000402,	0x00023100),
-
-	// LPC_CLKRUNB
-	_PAD_CFG_STRUCT(LPC_CLKRUNB,	0x44000400,	0x00023100),
-
-	// LPC_FRAMEB
-	_PAD_CFG_STRUCT(LPC_FRAMEB,	0x44000400,	0x00023100),
+	/*  ------- GPIO Group North ------- */
+
+	/* GPIO_0 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_0, NONE, PWROK, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_0,
+		PAD_FUNC(GPIO) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE) | (1 << 1), 0),
+
+	/* GPIO_1 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_1, NONE, PWROK, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_1,
+		PAD_FUNC(GPIO) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE) | (1 << 1), 0),
+
+	/* GPIO_2 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_2, NONE, PWROK, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_2,
+		PAD_FUNC(GPIO) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_3 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_3, NONE, PWROK, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_3,
+		PAD_FUNC(GPIO) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_4 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_4, NONE, PWROK, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_4,
+		PAD_FUNC(GPIO) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_5 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_5, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_5,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_6 - *GPIO */
+	/* PAD_CFG_GPO(GPIO_6, 1, DEEP), */
+	_PAD_CFG_STRUCT(GPIO_6,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(RX_DISABLE) | 1, 0),
+
+	/* GPIO_7 - *GPIO */
+	/* PAD_CFG_GPO(GPIO_7, 1, DEEP), */
+	_PAD_CFG_STRUCT(GPIO_7,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(RX_DISABLE) | 1, 0),
+
+	/* GPIO_8 - *GPIO */
+	/* PAD_CFG_GPO(GPIO_8, 1, DEEP), */
+	_PAD_CFG_STRUCT(GPIO_8,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(RX_DISABLE) | 1, 0),
+
+	/* GPIO_9 - *GPIO */
+	/* PAD_CFG_GPO(GPIO_9, 1, DEEP), */
+	_PAD_CFG_STRUCT(GPIO_9,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(RX_DISABLE) | 1, 0),
+
+	/* GPIO_10 - *GPIO */
+	/* PAD_CFG_GPO(GPIO_10, 1, DEEP), */
+	_PAD_CFG_STRUCT(GPIO_10,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(RX_DISABLE) | 1, 0),
+
+	/* GPIO_11 - *GPIO */
+	/* PAD_CFG_GPO(GPIO_11, 1, DEEP), */
+	_PAD_CFG_STRUCT(GPIO_11,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(RX_DISABLE) | 1, 0),
+
+	/* GPIO_12 - *GPIO */
+	/* PAD_CFG_GPO(GPIO_12, 1, DEEP), */
+	_PAD_CFG_STRUCT(GPIO_12,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(RX_DISABLE) | 1, 0),
+
+	/* GPIO_13 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_13, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_13,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_14 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_14, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_14,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE) | (1 << 1), 0),
+
+	/* GPIO_15 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_15, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_15,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE) | (1 << 1), 0),
+
+	/* GPIO_16 - *GPIO */
+	/* PAD_CFG_GPI_SCI_IOS(GPIO_16, NONE, DEEP, LEVEL, INVERT, TxDRxE, SAME), */
+	_PAD_CFG_STRUCT(GPIO_16,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_IRQ_ROUTE(SCI) | PAD_RX_POL(INVERT) | PAD_BUF(TX_DISABLE) | (1 << 1),
+		PAD_IOSSTATE(TxDRxE)),
+
+	/* GPIO_17 - *GPIO */
+	/* PAD_CFG_GPO(GPIO_17, 1, DEEP), */
+	_PAD_CFG_STRUCT(GPIO_17,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(RX_DISABLE) | 1, 0),
+
+	/* GPIO_18 - *GPIO */
+	/* PAD_CFG_GPO(GPIO_18, 1, DEEP), */
+	_PAD_CFG_STRUCT(GPIO_18,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(RX_DISABLE) | 1, 0),
+
+	/* GPIO_19 - *GPIO */
+	/* PAD_CFG_TERM_GPO(GPIO_19, 1, UP_20K, DEEP), */
+	_PAD_CFG_STRUCT(GPIO_19,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(RX_DISABLE) | 1,
+		PAD_PULL(UP_20K)),
+
+	/* GPIO_20 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_20, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_20,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_21 - *GPIO */
+	/* PAD_CFG_GPO(GPIO_21, 1, DEEP), */
+	_PAD_CFG_STRUCT(GPIO_21,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(RX_DISABLE) | 1, 0),
+
+	/* GPIO_22 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_22, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_22,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE) | (1 << 1), 0),
+
+	/* GPIO_23 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_23, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_23,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_24 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_24, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_24,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE) | (1 << 1), 0),
+
+	/* GPIO_25 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_25, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_25,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE) | (1 << 1), 0),
+
+	/* GPIO_26 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_26, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_26,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_27 - *GPIO */
+	/* PAD_CFG_GPO(GPIO_27, 1, DEEP), */
+	_PAD_CFG_STRUCT(GPIO_27,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(RX_DISABLE) | 1, 0),
+
+	/* GPIO_28 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_28, UP_20K, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_28,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE) | (1 << 1),
+		PAD_PULL(UP_20K)),
+
+	/* GPIO_29 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_29, UP_20K, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_29,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE) | (1 << 1),
+		PAD_PULL(UP_20K)),
+
+	/* GPIO_30 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_30, UP_20K, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_30,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE) | (1 << 1),
+		PAD_PULL(UP_20K)),
+
+	/* GPIO_31 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_31, UP_20K, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_31,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE) | (1 << 1),
+		PAD_PULL(UP_20K)),
+
+	/* GPIO_32 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_32, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_32,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE) | (1 << 1), 0),
+
+	/* GPIO_33 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_33, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_33,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE) | (1 << 1), 0),
+
+	/* GPIO_34 - PWM0 */
+	/* PAD_CFG_NF(GPIO_34, DN_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_34,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K)),
+
+	/* GPIO_35 - PWM1 */
+	/* PAD_CFG_NF(GPIO_35, DN_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_35,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K)),
+
+	/* GPIO_36 - *GPIO */
+	/* PAD_CFG_GPO(GPIO_36, 1, DEEP), */
+	_PAD_CFG_STRUCT(GPIO_36,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(RX_DISABLE) | 1, 0),
+
+	/* GPIO_37 - PWM3 */
+	/* PAD_CFG_NF(GPIO_37, DN_20K, PWROK, NF1), */
+	_PAD_CFG_STRUCT(GPIO_37,
+		PAD_FUNC(NF1) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K)),
+
+	/* GPIO_38 - LPSS_UART0_RXD */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_38, UP_20K, DEEP, NF1, HIZCRx1, DISPUPD), */
+	_PAD_CFG_STRUCT(GPIO_38,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx1) | PAD_IOSTERM(DISPUPD)),
+
+	/* GPIO_39 - LPSS_UART0_TXD */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_39, UP_20K, DEEP, NF1, TxLASTRxE, DISPUPD), */
+	_PAD_CFG_STRUCT(GPIO_39,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(UP_20K) | PAD_IOSTERM(DISPUPD)),
+
+	/* GPIO_40 - LPSS_UART0_RTS_N */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_40, UP_20K, DEEP, NF1, TxLASTRxE, DISPUPD), */
+	_PAD_CFG_STRUCT(GPIO_40,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(UP_20K) | PAD_IOSTERM(DISPUPD)),
+
+	/* GPIO_41 - LPSS_UART0_CTS_N */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_41, UP_20K, DEEP, NF1, HIZCRx1, DISPUPD), */
+	_PAD_CFG_STRUCT(GPIO_41,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx1) | PAD_IOSTERM(DISPUPD)),
+
+	/* GPIO_42 - LPSS_UART1_RXD */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_42, UP_20K, DEEP, NF1, HIZCRx1, DISPUPD), */
+	_PAD_CFG_STRUCT(GPIO_42,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx1) | PAD_IOSTERM(DISPUPD)),
+
+	/* GPIO_43 - LPSS_UART1_TXD */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_43, UP_20K, DEEP, NF1, HIZCRx0, DISPUPD), */
+	_PAD_CFG_STRUCT(GPIO_43,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx0) | PAD_IOSTERM(DISPUPD)),
+
+	/* GPIO_44 - LPSS_UART1_RTS_N */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_44, UP_20K, DEEP, NF1, TxLASTRxE, DISPUPD), */
+	_PAD_CFG_STRUCT(GPIO_44,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(UP_20K) | PAD_IOSTERM(DISPUPD)),
+
+	/* GPIO_45 - LPSS_UART1_CTS_N */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_45, NONE, DEEP, NF1, HIZCRx0, DISPUPD), */
+	_PAD_CFG_STRUCT(GPIO_45,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_IOSSTATE(HIZCRx0) | PAD_IOSTERM(DISPUPD)),
+
+	/* GPIO_46 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_46, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_46,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_47 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_47, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_47,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_48 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_48, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_48,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_49 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_49, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_49,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_62 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_62, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_62,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_63 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_63, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_63,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_64 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_64, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_64,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_65 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_65, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_65,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_66 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_66, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_66,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_67 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_67, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_67,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_68 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_68, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_68,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_69 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_69, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_69,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_70 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_70, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_70,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_71 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_71, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_71,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_72 - *GPIO */
+	/* PAD_CFG_TERM_GPO(GPIO_72, 0, DN_20K, DEEP), */
+	_PAD_CFG_STRUCT(GPIO_72,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(RX_DISABLE),
+		PAD_PULL(DN_20K)),
+
+	/* GPIO_73 - *GPIO */
+	/* PAD_CFG_TERM_GPO(GPIO_73, 0, DN_20K, DEEP), */
+	_PAD_CFG_STRUCT(GPIO_73,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(RX_DISABLE),
+		PAD_PULL(DN_20K)),
+
+	/* TCK - *JTAG_TCK */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(TCK, DN_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(TCK,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K) | PAD_IOSSTATE(IGNORE) | (3 << 22)),
+
+	/* TRST_B - *JTAG_TRST_N */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(TRST_B, DN_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(TRST_B,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K) | PAD_IOSSTATE(IGNORE) | (3 << 22)),
+
+	/* TMS - *JTAG_TMS */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(TMS, UP_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(TMS,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(IGNORE) | (3 << 22)),
+
+	/* TDI - *JTAG_TDI */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(TDI, UP_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(TDI,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(IGNORE) | (3 << 22)),
+
+	/* CX_PMODE - *JTAG_PMODE */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(CX_PMODE, NONE, DEEP, NF1), */
+	_PAD_CFG_STRUCT(CX_PMODE,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_IOSSTATE(IGNORE) | (3 << 22)),
+
+	/* CX_PREQ_B - *JTAG_PREQ_N */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(CX_PREQ_B, UP_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(CX_PREQ_B,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(IGNORE) | (3 << 22)),
+
+	/* JTAGX - *JTAGX */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(JTAGX, UP_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(JTAGX,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(IGNORE) | (3 << 22)),
+
+	/* CX_PRDY_B - *JTAG_PRDY_N */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(CX_PRDY_B, UP_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(CX_PRDY_B,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(IGNORE) | (1 << 22)),
+
+	/* TDO - *JTAG_TDO */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(TDO, UP_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(TDO,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(IGNORE) | (1 << 22)),
+
+	/* CNV_BRI_DT - GPIO */
+	/* PAD_CFG_GPO_IOSSTATE_IOSTERM(CNV_BRI_DT, 1, DEEP, DN_20K, IGNORE, SAME), */
+	_PAD_CFG_STRUCT(CNV_BRI_DT,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(RX_DISABLE) | 1,
+		PAD_PULL(DN_20K) | PAD_IOSSTATE(IGNORE)),
+
+	/* CNV_BRI_RSP - GPIO */
+	/* PAD_CFG_TERM_GPO(CNV_BRI_RSP, 1, UP_1K, DEEP), */
+	_PAD_CFG_STRUCT(CNV_BRI_RSP,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(RX_DISABLE) | 1,
+		PAD_PULL(UP_1K)),
+
+	/* CNV_RGI_DT - GPIO */
+	/* PAD_CFG_GPO(CNV_RGI_DT, 1, DEEP), */
+	_PAD_CFG_STRUCT(CNV_RGI_DT,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(RX_DISABLE) | 1, 0),
+
+	/* CNV_RGI_RSP - RESERVED */
+
+	/* SVID0_ALERT_B - GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(SVID0_ALERT_B, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(SVID0_ALERT_B,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* SVID0_DATA - GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(SVID0_DATA, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(SVID0_DATA,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* SVID0_CLK - GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(SVID0_CLK, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(SVID0_CLK,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/*  ------- GPIO Group North-West ------- */
+
+	/* GPIO_187 - *DDI0_DDC_SDA */
+	/* PAD_CFG_NF_IOSSTATE(GPIO_187, UP_20K, DEEP, NF1, HIZCRx0), */
+	_PAD_CFG_STRUCT(GPIO_187,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx0)),
+
+	/* GPIO_188 - *DDI0_DDC_SCL */
+	/* PAD_CFG_NF_IOSSTATE(GPIO_188, UP_20K, DEEP, NF1, HIZCRx0), */
+	_PAD_CFG_STRUCT(GPIO_188,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx0)),
+
+	/* GPIO_189 - *DDI1_DDC_SDA */
+	/* PAD_CFG_NF(GPIO_189, UP_2K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_189,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(UP_2K)),
+
+	/* GPIO_190 - *DDI1_DDC_SCL */
+	/* PAD_CFG_NF(GPIO_190, UP_2K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_190,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(UP_2K)),
+
+	/* GPIO_191 - GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_191, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_191,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_192 - GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_192, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_192,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_193 - *PNL0_VDDEN */
+	/* PAD_CFG_NF_IOSSTATE(GPIO_193, DN_20K, DEEP, NF1, Tx0RxDCRx0), */
+	_PAD_CFG_STRUCT(GPIO_193,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K) | PAD_IOSSTATE(Tx0RxDCRx0)),
+
+	/* GPIO_194 - *PNL0_BKLTEN */
+	/* PAD_CFG_NF_IOSSTATE(GPIO_194, DN_20K, DEEP, NF1, Tx0RxDCRx0), */
+	_PAD_CFG_STRUCT(GPIO_194,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K) | PAD_IOSSTATE(Tx0RxDCRx0)),
+
+	/* GPIO_195 - *PNL0_BKLTCTL */
+	/* PAD_CFG_NF_IOSSTATE(GPIO_195, DN_20K, DEEP, NF1, Tx0RxDCRx0), */
+	_PAD_CFG_STRUCT(GPIO_195,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K) | PAD_IOSSTATE(Tx0RxDCRx0)),
+
+	/* GPIO_196 - GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_196, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_196,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_197 - GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_197, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_197,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_198 - GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_198, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_198,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_199 - DDI1_HPD */
+	/* PAD_CFG_NF(GPIO_199, UP_20K, DEEP, NF2), */
+	_PAD_CFG_STRUCT(GPIO_199,
+		PAD_FUNC(NF2) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(UP_20K)),
+
+	/* GPIO_200 - DDI0_HPD */
+	/* PAD_CFG_NF(GPIO_200, UP_20K, DEEP, NF2), */
+	_PAD_CFG_STRUCT(GPIO_200,
+		PAD_FUNC(NF2) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K)),
+
+	/* GPIO_201 - GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_201, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_201,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_202 - GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_202, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_202,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_203 - GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_203, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_203,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE) | (1 << 1), 0),
+
+	/* GPIO_204 - GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_204, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_204,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE) | (1 << 1), 0),
+
+	/* PMC_SPI_FS0 - GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(PMC_SPI_FS0, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(PMC_SPI_FS0,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE) | (1 << 1), 0),
+
+	/* PMC_SPI_FS1 - DDI2_HPD */
+	/* PAD_CFG_NF(PMC_SPI_FS1, UP_20K, DEEP, NF2), */
+	_PAD_CFG_STRUCT(PMC_SPI_FS1,
+		PAD_FUNC(NF2) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K)),
+
+	/* PMC_SPI_FS2 - GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(PMC_SPI_FS2, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(PMC_SPI_FS2,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE) | (1 << 1), 0),
+
+	/* PMC_SPI_RXD - GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(PMC_SPI_RXD, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(PMC_SPI_RXD,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* PMC_SPI_TXD - GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(PMC_SPI_TXD, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(PMC_SPI_TXD,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* PMC_SPI_CLK - GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(PMC_SPI_CLK, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(PMC_SPI_CLK,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* PMIC_PWRGOOD - GPIO */
+	/* PAD_CFG_TERM_GPO(PMIC_PWRGOOD, 1, UP_1K, DEEP), */
+	_PAD_CFG_STRUCT(PMIC_PWRGOOD,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(RX_DISABLE) | (1 << 1) | 1,
+		PAD_PULL(UP_1K)),
+
+	/* PMIC_RESET_B - GPIO */
+	/* PAD_CFG_GPI_TRIG_IOSSTATE_OWN(PMIC_RESET_B, NONE, DEEP, OFF, IGNORE, ACPI), */
+	_PAD_CFG_STRUCT(PMIC_RESET_B,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE) | (1 << 1),
+		PAD_IOSSTATE(IGNORE)),
+
+	/* GPIO_213 - GPIO */
+	/* PAD_CFG_TERM_GPO(GPIO_213, 1, UP_20K, DEEP), */
+	_PAD_CFG_STRUCT(GPIO_213,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(RX_DISABLE) | 1,
+		PAD_PULL(UP_20K)),
+
+	/* GPIO_214 - GPIO */
+	/* PAD_CFG_GPI_TRIG_IOS_OWN(GPIO_214, UP_20K, DEEP, OFF, TxLASTRxE, ENPU, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_214,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSTERM(ENPU)),
+
+	/* GPIO_215 - GPIO */
+	/* PAD_CFG_GPI_TRIG_IOS_OWN(GPIO_215, UP_20K, DEEP, OFF, TxLASTRxE, ENPU, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_215,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE),
+		PAD_PULL(UP_20K) | PAD_IOSTERM(ENPU)),
+
+	/* PMIC_THERMTRIP_B - *THERMTRIP_N */
+	/* PAD_CFG_NF(PMIC_THERMTRIP_B, UP_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(PMIC_THERMTRIP_B,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(UP_20K)),
+
+	/* PMIC_STDBY - GPIO */
+	/* PAD_CFG_TERM_GPO(PMIC_STDBY, 1, DN_20K, DEEP), */
+	_PAD_CFG_STRUCT(PMIC_STDBY,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(RX_DISABLE) | 1,
+		PAD_PULL(DN_20K)),
+
+	/* PROCHOT_B - *PROCHOT_N */
+	/* PAD_CFG_NF_IOSSTATE(PROCHOT_B, UP_20K, DEEP, NF1, HIZCRx1), */
+	_PAD_CFG_STRUCT(PROCHOT_B,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx1)),
+
+	/* PMIC_I2C_SCL - RESERVED */
+
+	/* PMIC_I2C_SDA - RESERVED */
+
+	/* GPIO_74 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_74, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_74,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_75 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_75, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_75,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_76 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_76, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_76,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_77 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_77, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_77,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_78 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_78, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_78,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_79 - AVS_DMIC_CLK_A1 */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(GPIO_79, DN_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_79,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K) | PAD_IOSSTATE(IGNORE)),
+
+	/* GPIO_80 - AVS_DMIC_CLK_B1 */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(GPIO_80, DN_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_80,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K) | PAD_IOSSTATE(IGNORE)),
+
+	/* GPIO_81 - AVS_DMIC_DATA_1 */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_81, DN_20K, DEEP, NF1, TxDRxE, ENPD), */
+	_PAD_CFG_STRUCT(GPIO_81,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K) | PAD_IOSSTATE(TxDRxE) | PAD_IOSTERM(ENPD)),
+
+	/* GPIO_82 - AVS_DMIC_CLK_AB2 */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(GPIO_82, DN_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_82,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K) | PAD_IOSSTATE(IGNORE)),
+
+	/* GPIO_83 - AVS_DMIC_DATA_2 */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_83, DN_20K, DEEP, NF1, TxDRxE, ENPD), */
+	_PAD_CFG_STRUCT(GPIO_83,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K) | PAD_IOSSTATE(TxDRxE) | PAD_IOSTERM(ENPD)),
+
+	/* GPIO_84 - AVS_I2S2_MCLK */
+	/* PAD_CFG_NF(GPIO_84, DN_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_84,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K)),
+
+	/* GPIO_85 - AVS_I2S2_BCLK */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_85, DN_20K, DEEP, NF1, HIZCRx0, ENPD), */
+	_PAD_CFG_STRUCT(GPIO_85,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K) | PAD_IOSSTATE(HIZCRx0) | PAD_IOSTERM(ENPD)),
+
+	/* GPIO_86 - AVS_I2S2_WS_SYNC */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_86, DN_20K, DEEP, NF1, HIZCRx0, ENPD), */
+	_PAD_CFG_STRUCT(GPIO_86,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(DN_20K) | PAD_IOSSTATE(HIZCRx0) | PAD_IOSTERM(ENPD)),
+
+	/* GPIO_87 - AVS_I2S2_SDI */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_87, UP_20K, DEEP, NF1, HIZCRx0, ENPD), */
+	_PAD_CFG_STRUCT(GPIO_87,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx0) | PAD_IOSTERM(ENPD)),
+
+	/* GPIO_88 - AVS_I2S2_SDO */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_88, NONE, DEEP, NF1, HIZCRx0, ENPD), */
+	_PAD_CFG_STRUCT(GPIO_88,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_IOSSTATE(HIZCRx0) | PAD_IOSTERM(ENPD)),
+
+	/* GPIO_89 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_89, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_89,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_90 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_90, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_90,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_91 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_91, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_91,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_92 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_92, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_92,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_97 - *FST_SPI_CS0_N */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(GPIO_97, NATIVE, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_97,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(NATIVE) | PAD_IOSSTATE(IGNORE)),
+
+	/* GPIO_98 - GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_98, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_98,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_99 - *FST_SPI_MOSI_IO0 */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(GPIO_99, NATIVE, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_99,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(NATIVE) | PAD_IOSSTATE(IGNORE)),
+
+	/* GPIO_100 - *FST_SPI_MISO_IO1 */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(GPIO_100, NATIVE, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_100,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(NATIVE) | PAD_IOSSTATE(IGNORE)),
+
+	/* GPIO_101 - GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_101, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_101,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_102 - GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_102, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_102,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* GPIO_103 - *FST_SPI_CLK */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(GPIO_103, NATIVE, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_103,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(NATIVE) | PAD_IOSSTATE(IGNORE)),
+
+	/* FST_SPI_CLK_FB - *n/a */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(FST_SPI_CLK_FB, NONE, DEEP, NF1), */
+	_PAD_CFG_STRUCT(FST_SPI_CLK_FB,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_IOSSTATE(IGNORE)),
+
+	/* GPIO_104 - SIO_SPI_0_CLK */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_104, DN_20K, DEEP, NF1, HIZCRx0, ENPD), */
+	_PAD_CFG_STRUCT(GPIO_104,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K) | PAD_IOSSTATE(HIZCRx0) | PAD_IOSTERM(ENPD)),
+
+	/* GPIO_105 - SIO_SPI_0_FS0 */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_105, UP_20K, DEEP, NF1, HIZCRx0, ENPD), */
+	_PAD_CFG_STRUCT(GPIO_105,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx0) | PAD_IOSTERM(ENPD)),
+
+	/* GPIO_106 - SIO_SPI_0_FS1 */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_106, UP_20K, DEEP, NF1, HIZCRx0, ENPD), */
+	_PAD_CFG_STRUCT(GPIO_106,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx0) | PAD_IOSTERM(ENPD)),
+
+	/* GPIO_109 - SIO_SPI_0_RXD */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_109, UP_20K, DEEP, NF1, HIZCRx0, ENPD), */
+	_PAD_CFG_STRUCT(GPIO_109,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx0) | PAD_IOSTERM(ENPD)),
+
+	/* GPIO_110 - SIO_SPI_0_TXD */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_110, UP_20K, DEEP, NF1, HIZCRx0, ENPD), */
+	_PAD_CFG_STRUCT(GPIO_110,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx0) | PAD_IOSTERM(ENPD)),
+
+	/* GPIO_111 - SIO_SPI_1_CLK */
+	/* PAD_CFG_NF(GPIO_111, DN_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_111,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K)),
+
+	/* GPIO_112 - SIO_SPI_1_FS0 */
+	/* PAD_CFG_NF(GPIO_112, DN_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_112,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K)),
+
+	/* GPIO_113 - SIO_SPI_1_FS1 */
+	/* PAD_CFG_NF(GPIO_113, DN_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_113,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K)),
+
+	/* GPIO_116 - SIO_SPI_1_RXD */
+	/* PAD_CFG_NF_IOSSTATE(GPIO_116, DN_20K, DEEP, NF1, HIZCRx0), */
+	_PAD_CFG_STRUCT(GPIO_116,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(DN_20K) | PAD_IOSSTATE(HIZCRx0)),
+
+	/* GPIO_117 - SIO_SPI_1_TXD */
+	/* PAD_CFG_NF(GPIO_117, DN_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_117,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K)),
+
+	/* GPIO_118 - SIO_SPI_2_CLK */
+	/* PAD_CFG_NF(GPIO_118, DN_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_118,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K)),
+
+	/* GPIO_119 - SIO_SPI_2_FS0 */
+	/* PAD_CFG_NF(GPIO_119, DN_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_119,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K)),
+
+	/* GPIO_120 - SIO_SPI_2_FS1 */
+	/* PAD_CFG_NF(GPIO_120, DN_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_120,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K)),
+
+	/* GPIO_121 - SIO_SPI_2_FS2 */
+	/* PAD_CFG_NF(GPIO_121, DN_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_121,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K)),
+
+	/* GPIO_122 - SIO_SPI_2_RXD */
+	/* PAD_CFG_NF(GPIO_122, DN_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_122,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K)),
+
+	/* GPIO_123 - SIO_SPI_2_TXD */
+	/* PAD_CFG_NF(GPIO_123, DN_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_123,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K)),
+
+	/*  ------- GPIO Group West ------- */
+
+	/* GPIO_124 - LPSS_I2C0_SDA */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_124, UP_1K, DEEP, NF1, Tx1RxDCRx1, ENPU), */
+	_PAD_CFG_STRUCT(GPIO_124,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_1K) | PAD_IOSSTATE(Tx1RxDCRx1) | PAD_IOSTERM(ENPU)),
+
+	/* GPIO_125 - LPSS_I2C0_SCL */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_125, UP_1K, DEEP, NF1, Tx1RxDCRx1, ENPU), */
+	_PAD_CFG_STRUCT(GPIO_125,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_1K) | PAD_IOSSTATE(Tx1RxDCRx1) | PAD_IOSTERM(ENPU)),
+
+	/* GPIO_126 - LPSS_I2C1_SDA */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_126, UP_1K, DEEP, NF1, Tx1RxDCRx1, ENPU), */
+	_PAD_CFG_STRUCT(GPIO_126,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_1K) | PAD_IOSSTATE(Tx1RxDCRx1) | PAD_IOSTERM(ENPU)),
+
+	/* GPIO_127 - LPSS_I2C1_SCL */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_127, UP_1K, DEEP, NF1, Tx1RxDCRx1, ENPU), */
+	_PAD_CFG_STRUCT(GPIO_127,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_1K) | PAD_IOSSTATE(Tx1RxDCRx1) | PAD_IOSTERM(ENPU)),
+
+	/* GPIO_128 - LPSS_I2C2_SDA */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_128, UP_1K, DEEP, NF1, Tx1RxDCRx1, ENPU), */
+	_PAD_CFG_STRUCT(GPIO_128,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_1K) | PAD_IOSSTATE(Tx1RxDCRx1) | PAD_IOSTERM(ENPU)),
+
+	/* GPIO_129 - LPSS_I2C2_SCL */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_129, UP_1K, DEEP, NF1, Tx1RxDCRx1, ENPU), */
+	_PAD_CFG_STRUCT(GPIO_129,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_1K) | PAD_IOSSTATE(Tx1RxDCRx1) | PAD_IOSTERM(ENPU)),
+
+	/* GPIO_130 - LPSS_I2C3_SDA */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_130, UP_1K, DEEP, NF1, Tx1RxDCRx1, ENPU), */
+	_PAD_CFG_STRUCT(GPIO_130,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_1K) | PAD_IOSSTATE(Tx1RxDCRx1) | PAD_IOSTERM(ENPU)),
+
+	/* GPIO_131 - LPSS_I2C3_SCL */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_131, UP_1K, DEEP, NF1, Tx1RxDCRx1, ENPU), */
+	_PAD_CFG_STRUCT(GPIO_131,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_1K) | PAD_IOSSTATE(Tx1RxDCRx1) | PAD_IOSTERM(ENPU)),
+
+	/* GPIO_132 - LPSS_I2C4_SDA */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_132, UP_1K, DEEP, NF1, Tx1RxDCRx1, ENPU), */
+	_PAD_CFG_STRUCT(GPIO_132,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_1K) | PAD_IOSSTATE(Tx1RxDCRx1) | PAD_IOSTERM(ENPU)),
+
+	/* GPIO_133 - LPSS_I2C4_SCL */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_133, UP_1K, DEEP, NF1, Tx1RxDCRx1, ENPU), */
+	_PAD_CFG_STRUCT(GPIO_133,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_1K) | PAD_IOSSTATE(Tx1RxDCRx1) | PAD_IOSTERM(ENPU)),
+
+	/* GPIO_134 - LPSS_I2C5_SDA */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_134, UP_20K, DEEP, NF1, HIZCRx0, ENPD), */
+	_PAD_CFG_STRUCT(GPIO_134,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx0) | PAD_IOSTERM(ENPD)),
+
+	/* GPIO_135 - LPSS_I2C5_SCL */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_135, UP_20K, DEEP, NF1, HIZCRx0, ENPD), */
+	_PAD_CFG_STRUCT(GPIO_135,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx0) | PAD_IOSTERM(ENPD)),
+
+	/* GPIO_136 - LPSS_I2C6_SDA */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_136, UP_20K, DEEP, NF1, HIZCRx0, ENPD), */
+	_PAD_CFG_STRUCT(GPIO_136,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx0) | PAD_IOSTERM(ENPD)),
+
+	/* GPIO_137 - LPSS_I2C6_SCL */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_137, UP_20K, DEEP, NF1, HIZCRx0, ENPD), */
+	_PAD_CFG_STRUCT(GPIO_137,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx0) | PAD_IOSTERM(ENPD)),
+
+	/* GPIO_138 - LPSS_I2C7_SDA */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_138, UP_1K, DEEP, NF1, Tx0RxDCRx0, ENPU), */
+	_PAD_CFG_STRUCT(GPIO_138,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_1K) | PAD_IOSSTATE(Tx0RxDCRx0) | PAD_IOSTERM(ENPU)),
+
+	/* GPIO_139 - LPSS_I2C7_SCL */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_139, UP_1K, DEEP, NF1, Tx0RxDCRx0, ENPU), */
+	_PAD_CFG_STRUCT(GPIO_139,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_1K) | PAD_IOSSTATE(Tx0RxDCRx0) | PAD_IOSTERM(ENPU)),
+
+	/* GPIO_146 - AVS_I2S6_BCLK */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(GPIO_146, DN_20K, DEEP, NF2), */
+	_PAD_CFG_STRUCT(GPIO_146,
+		PAD_FUNC(NF2) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K) | PAD_IOSSTATE(IGNORE)),
+
+	/* GPIO_147 - AVS_I2S6_WS_SYNC */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(GPIO_147, DN_20K, DEEP, NF2), */
+	_PAD_CFG_STRUCT(GPIO_147,
+		PAD_FUNC(NF2) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K) | PAD_IOSSTATE(IGNORE)),
+
+	/* GPIO_148 - AVS_I2S6_SDI */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(GPIO_148, DN_20K, DEEP, NF2), */
+	_PAD_CFG_STRUCT(GPIO_148,
+		PAD_FUNC(NF2) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(DN_20K) | PAD_IOSSTATE(IGNORE)),
+
+	/* GPIO_149 - AVS_I2S6_SDO */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(GPIO_149, DN_20K, DEEP, NF2), */
+	_PAD_CFG_STRUCT(GPIO_149,
+		PAD_FUNC(NF2) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K) | PAD_IOSSTATE(IGNORE)),
+
+	/* GPIO_150 - AVS_I2S5_BCLK */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_150, DN_20K, DEEP, NF2, HIZCRx0, ENPD), */
+	_PAD_CFG_STRUCT(GPIO_150,
+		PAD_FUNC(NF2) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K) | PAD_IOSSTATE(HIZCRx0) | PAD_IOSTERM(ENPD)),
+
+	/* GPIO_151 - AVS_I2S5_WS_SYNC */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_151, DN_20K, DEEP, NF2, HIZCRx0, ENPD), */
+	_PAD_CFG_STRUCT(GPIO_151,
+		PAD_FUNC(NF2) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K) | PAD_IOSSTATE(HIZCRx0) | PAD_IOSTERM(ENPD)),
+
+	/* GPIO_152 - AVS_I2S5_SDI */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_152, DN_20K, DEEP, NF2, HIZCRx0, ENPD), */
+	_PAD_CFG_STRUCT(GPIO_152,
+		PAD_FUNC(NF2) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(DN_20K) | PAD_IOSSTATE(HIZCRx0) | PAD_IOSTERM(ENPD)),
+
+	/* GPIO_153 - AVS_I2S5_SDO */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_153, NONE, DEEP, NF2, HIZCRx0, ENPD), */
+	_PAD_CFG_STRUCT(GPIO_153,
+		PAD_FUNC(NF2) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_IOSSTATE(HIZCRx0) | PAD_IOSTERM(ENPD)),
+
+	/* GPIO_154 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(GPIO_154, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_154,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE) | (1 << 1), 0),
+
+	/* GPIO_155 - SPKR */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(GPIO_155, DN_20K, DEEP, NF2), */
+	_PAD_CFG_STRUCT(GPIO_155,
+		PAD_FUNC(NF2) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K) | PAD_IOSSTATE(IGNORE)),
+
+	/* GPIO_209 - *PCIE_CLKREQ0_N */
+	/* PAD_CFG_NF(GPIO_209, DN_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_209,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K)),
+
+	/* GPIO_210 - *PCIE_CLKREQ1_N */
+	/* PAD_CFG_NF(GPIO_210, DN_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_210,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K)),
+
+	/* GPIO_211 - *PCIE_CLKREQ2_N */
+	/* PAD_CFG_NF(GPIO_211, DN_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_211,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K)),
+
+	/* GPIO_212 - *PCIE_CLKREQ3_N */
+	/* PAD_CFG_NF(GPIO_212, DN_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_212,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K)),
+
+	/* OSC_CLK_OUT_0 - *OSC_CLK_OUT_0 */
+	/* PAD_CFG_NF(OSC_CLK_OUT_0, DN_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(OSC_CLK_OUT_0,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K)),
+
+	/* OSC_CLK_OUT_1 - *OSC_CLK_OUT_1 */
+	/* PAD_CFG_NF(OSC_CLK_OUT_1, DN_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(OSC_CLK_OUT_1,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K)),
+
+	/* OSC_CLK_OUT_2 - *OSC_CLK_OUT_2 */
+	/* PAD_CFG_NF(OSC_CLK_OUT_2, DN_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(OSC_CLK_OUT_2,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K)),
+
+	/* OSC_CLK_OUT_3 - *OSC_CLK_OUT_3 */
+	/* PAD_CFG_NF(OSC_CLK_OUT_3, DN_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(OSC_CLK_OUT_3,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K)),
+
+	/* OSC_CLK_OUT_4 - GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(OSC_CLK_OUT_4, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(OSC_CLK_OUT_4,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE), 0),
+
+	/* PMU_AC_PRESENT - *GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(PMU_AC_PRESENT, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(PMU_AC_PRESENT,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE) | (1 << 1), 0),
+
+	/* PMU_BATLOW_B - GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(PMU_BATLOW_B, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(PMU_BATLOW_B,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE) | (1 << 1), 0),
+
+	/* PMU_PLTRST_B - *PMU_PLTRST_N */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(PMU_PLTRST_B, NONE, DEEP, NF1), */
+	_PAD_CFG_STRUCT(PMU_PLTRST_B,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_IOSSTATE(IGNORE)),
+
+	/* PMU_PWRBTN_B - *PMU_PWRBTN_N */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(PMU_PWRBTN_B, UP_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(PMU_PWRBTN_B,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(IGNORE)),
+
+	/* PMU_RESETBUTTON_B - *PMU_RSTBTN_N */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(PMU_RESETBUTTON_B, NONE, DEEP, NF1), */
+	_PAD_CFG_STRUCT(PMU_RESETBUTTON_B,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_IOSSTATE(IGNORE)),
+
+	/* PMU_SLP_S0_B - *PMU_SLP_S0_N */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(PMU_SLP_S0_B, NONE, DEEP, NF1), */
+	_PAD_CFG_STRUCT(PMU_SLP_S0_B,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_IOSSTATE(IGNORE)),
+
+	/* PMU_SLP_S3_B - *PMU_SLP_S3_N */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(PMU_SLP_S3_B, NONE, DEEP, NF1), */
+	_PAD_CFG_STRUCT(PMU_SLP_S3_B,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_IOSSTATE(IGNORE)),
+
+	/* PMU_SLP_S4_B - *PMU_SLP_S4_N */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(PMU_SLP_S4_B, NONE, DEEP, NF1), */
+	_PAD_CFG_STRUCT(PMU_SLP_S4_B,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_IOSSTATE(IGNORE)),
+
+	/* PMU_SUSCLK - *PMU_SUSCLK */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(PMU_SUSCLK, NONE, DEEP, NF1), */
+	_PAD_CFG_STRUCT(PMU_SUSCLK,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_IOSSTATE(IGNORE)),
+
+	/* PMU_WAKE_B - *GPIO */
+	/* PAD_CFG_GPO_IOSSTATE_IOSTERM(PMU_WAKE_B, 1, DEEP, UP_20K, IGNORE, SAME), */
+	_PAD_CFG_STRUCT(PMU_WAKE_B,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(RX_DISABLE) | 1,
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(IGNORE)),
+
+	/* SUS_STAT_B - *SUS_STAT_B */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(SUS_STAT_B, NONE, DEEP, NF1), */
+	_PAD_CFG_STRUCT(SUS_STAT_B,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_IOSSTATE(IGNORE)),
+
+	/* SUSPWRDNACK - GPIO */
+	/* PAD_CFG_GPI_TRIG_OWN(SUSPWRDNACK, NONE, DEEP, OFF, ACPI), */
+	_PAD_CFG_STRUCT(SUSPWRDNACK,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE) | (1 << 1), 0),
+
+	/*  ------- GPIO Group South-West ------- */
+
+	/* GPIO_205 - PCIE_WAKE0_N */
+	/* PAD_CFG_NF(GPIO_205, NONE, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_205,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1), 0),
+
+	/* GPIO_206 - PCIE_WAKE1_N */
+	/* PAD_CFG_NF(GPIO_206, NONE, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_206,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1), 0),
+
+	/* GPIO_207 - PCIE_WAKE2_N */
+	/* PAD_CFG_NF(GPIO_207, NONE, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_207,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1), 0),
+
+	/* GPIO_208 - PCIE_WAKE3_N */
+	/* PAD_CFG_NF(GPIO_208, NONE, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_208,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1), 0),
+
+	/* GPIO_156 - *EMMC_CLK */
+	/* PAD_CFG_NF_IOSSTATE(GPIO_156, DN_20K, DEEP, NF1, Tx0RxDCRx0), */
+	_PAD_CFG_STRUCT(GPIO_156,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(DN_20K) | PAD_IOSSTATE(Tx0RxDCRx0)),
+
+	/* GPIO_157 - *EMMC_D0 */
+	/* PAD_CFG_NF_IOSSTATE(GPIO_157, UP_20K, DEEP, NF1, HIZCRx1), */
+	_PAD_CFG_STRUCT(GPIO_157,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx1)),
+
+	/* GPIO_158 - *EMMC_D1 */
+	/* PAD_CFG_NF_IOSSTATE(GPIO_158, UP_20K, DEEP, NF1, HIZCRx1), */
+	_PAD_CFG_STRUCT(GPIO_158,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx1)),
+
+	/* GPIO_159 - *EMMC_D2 */
+	/* PAD_CFG_NF_IOSSTATE(GPIO_159, UP_20K, DEEP, NF1, HIZCRx1), */
+	_PAD_CFG_STRUCT(GPIO_159,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx1)),
+
+	/* GPIO_160 - *EMMC_D3 */
+	/* PAD_CFG_NF_IOSSTATE(GPIO_160, UP_20K, DEEP, NF1, HIZCRx1), */
+	_PAD_CFG_STRUCT(GPIO_160,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx1)),
+
+	/* GPIO_161 - *EMMC_D4 */
+	/* PAD_CFG_NF_IOSSTATE(GPIO_161, UP_20K, DEEP, NF1, HIZCRx1), */
+	_PAD_CFG_STRUCT(GPIO_161,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx1)),
+
+	/* GPIO_162 - *EMMC_D5 */
+	/* PAD_CFG_NF_IOSSTATE(GPIO_162, UP_20K, DEEP, NF1, HIZCRx1), */
+	_PAD_CFG_STRUCT(GPIO_162,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx1)),
+
+	/* GPIO_163 - *EMMC_D6 */
+	/* PAD_CFG_NF_IOSSTATE(GPIO_163, UP_20K, DEEP, NF1, HIZCRx1), */
+	_PAD_CFG_STRUCT(GPIO_163,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx1)),
+
+	/* GPIO_164 - *EMMC_D7 */
+	/* PAD_CFG_NF_IOSSTATE(GPIO_164, UP_20K, DEEP, NF1, HIZCRx1), */
+	_PAD_CFG_STRUCT(GPIO_164,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx1)),
+
+	/* GPIO_165 - *EMMC_CMD */
+	/* PAD_CFG_NF_IOSSTATE(GPIO_165, UP_20K, DEEP, NF1, HIZCRx1), */
+	_PAD_CFG_STRUCT(GPIO_165,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx1)),
+
+	/* GPIO_166 - *GPIO */
+	/* PAD_CFG_GPIO_HI_Z(GPIO_166, DN_20K, DEEP, TxLASTRxE, SAME), */
+	_PAD_CFG_STRUCT(GPIO_166,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_RX_DISABLE),
+		PAD_PULL(DN_20K)),
+
+	/* GPIO_167 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_IOSSTATE_OWN(GPIO_167, UP_20K, DEEP, OFF, HIZCRx1, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_167,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx1)),
+
+	/* GPIO_168 - *GPIO */
+	/* PAD_CFG_GPI_TRIG_IOSSTATE_OWN(GPIO_168, UP_20K, DEEP, OFF, HIZCRx1, ACPI), */
+	_PAD_CFG_STRUCT(GPIO_168,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(TX_DISABLE),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx1)),
+
+	/* GPIO_169 - *GPIO */
+	/* PAD_CFG_TERM_GPO(GPIO_169, 0, UP_20K, DEEP), */
+	_PAD_CFG_STRUCT(GPIO_169,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(RX_DISABLE),
+		PAD_PULL(UP_20K)),
+
+	/* GPIO_170 - *GPIO */
+	/* PAD_CFG_TERM_GPO(GPIO_170, 1, UP_20K, DEEP), */
+	_PAD_CFG_STRUCT(GPIO_170,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(RX_DISABLE) | 1,
+		PAD_PULL(UP_20K)),
+
+	/* GPIO_171 - *GPIO */
+	/* PAD_CFG_TERM_GPO(GPIO_171, 1, UP_20K, DEEP), */
+	_PAD_CFG_STRUCT(GPIO_171,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(RX_DISABLE) | 1,
+		PAD_PULL(UP_20K)),
+
+	/* GPIO_172 - SDCARD_CLK */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_172, DN_20K, DEEP, NF1, HIZCRx1, DISPUPD), */
+	_PAD_CFG_STRUCT(GPIO_172,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K) | PAD_IOSSTATE(HIZCRx1) | PAD_IOSTERM(DISPUPD)),
+
+	/* GPIO_179 - n/a */
+	/* PAD_CFG_NF(GPIO_179, DN_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_179,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K)),
+
+	/* GPIO_173 - SDCARD_D0 */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_173, UP_20K, DEEP, NF1, HIZCRx1, DISPUPD), */
+	_PAD_CFG_STRUCT(GPIO_173,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx1) | PAD_IOSTERM(DISPUPD)),
+
+	/* GPIO_174 - SDCARD_D1 */
+	/* PAD_CFG_NF_IOSSTATE(GPIO_174, UP_20K, DEEP, NF1, HIZCRx1), */
+	_PAD_CFG_STRUCT(GPIO_174,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx1)),
+
+	/* GPIO_175 - SDCARD_D2 */
+	/* PAD_CFG_NF_IOSSTATE(GPIO_175, UP_20K, DEEP, NF1, HIZCRx1), */
+	_PAD_CFG_STRUCT(GPIO_175,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx1)),
+
+	/* GPIO_176 - SDCARD_D3 */
+	/* PAD_CFG_NF_IOSSTATE(GPIO_176, UP_20K, DEEP, NF1, HIZCRx1), */
+	_PAD_CFG_STRUCT(GPIO_176,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx1)),
+
+	/* GPIO_177 - SDCARD_CD_B */
+	/* PAD_CFG_NF(GPIO_177, UP_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_177,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K)),
+
+	/* GPIO_178 - SDCARD_CMD */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_178, UP_20K, DEEP, NF1, HIZCRx1, DISPUPD), */
+	_PAD_CFG_STRUCT(GPIO_178,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx1) | PAD_IOSTERM(DISPUPD)),
+
+	/* GPIO_186 - SDCARD_LVL_WP */
+	/* PAD_CFG_NF(GPIO_186, UP_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(GPIO_186,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K)),
+
+	/* GPIO_182 - *EMMC_RCLK */
+	/* PAD_CFG_NF_IOSSTATE(GPIO_182, DN_20K, DEEP, NF1, HIZCRx0), */
+	_PAD_CFG_STRUCT(GPIO_182,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(DN_20K) | PAD_IOSSTATE(HIZCRx0)),
+
+	/* GPIO_183 - GPIO */
+	/* PAD_CFG_TERM_GPO(GPIO_183, 0, DN_20K, DEEP), */
+	_PAD_CFG_STRUCT(GPIO_183,
+		PAD_FUNC(GPIO) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | PAD_BUF(RX_DISABLE),
+		PAD_PULL(DN_20K)),
+
+	/* SMB_ALERTB - SMB_ALERT_N */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(SMB_ALERTB, UP_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(SMB_ALERTB,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(IGNORE)),
+
+	/* SMB_CLK - SMB_CLK */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(SMB_CLK, UP_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(SMB_CLK,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(IGNORE)),
+
+	/* SMB_DATA - SMB_DATA */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(SMB_DATA, UP_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(SMB_DATA,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(IGNORE)),
+
+	/* LPC_ILB_SERIRQ - LPC_ILB_SERIRQ */
+	/* PAD_CFG_NF_IOSTANDBY_IGNORE(LPC_ILB_SERIRQ, UP_20K, DEEP, NF1), */
+	_PAD_CFG_STRUCT(LPC_ILB_SERIRQ,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(IGNORE)),
+
+	/* LPC_CLKOUT0 - LPC_CLKOUT0 */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(LPC_CLKOUT0, NONE, DEEP, NF1, HIZCRx1, DISPUPD), */
+	_PAD_CFG_STRUCT(LPC_CLKOUT0,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_IOSSTATE(HIZCRx1) | PAD_IOSTERM(DISPUPD)),
+
+	/* LPC_CLKOUT1 - LPC_CLKOUT1 */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(LPC_CLKOUT1, NONE, DEEP, NF1, HIZCRx1, DISPUPD), */
+	_PAD_CFG_STRUCT(LPC_CLKOUT1,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_IOSSTATE(HIZCRx1) | PAD_IOSTERM(DISPUPD)),
+
+	/* LPC_AD0 - LPC_AD0 */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(LPC_AD0, UP_20K, DEEP, NF1, HIZCRx1, DISPUPD), */
+	_PAD_CFG_STRUCT(LPC_AD0,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx1) | PAD_IOSTERM(DISPUPD)),
+
+	/* LPC_AD1 - LPC_AD1 */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(LPC_AD1, UP_20K, DEEP, NF1, HIZCRx1, DISPUPD), */
+	_PAD_CFG_STRUCT(LPC_AD1,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx1) | PAD_IOSTERM(DISPUPD)),
+
+	/* LPC_AD2 - LPC_AD2 */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(LPC_AD2, UP_20K, DEEP, NF1, HIZCRx1, DISPUPD), */
+	_PAD_CFG_STRUCT(LPC_AD2,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx1) | PAD_IOSTERM(DISPUPD)),
+
+	/* LPC_AD3 - LPC_AD3 */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(LPC_AD3, UP_20K, DEEP, NF1, HIZCRx1, DISPUPD), */
+	_PAD_CFG_STRUCT(LPC_AD3,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF) | (1 << 1),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx1) | PAD_IOSTERM(DISPUPD)),
+
+	/* LPC_CLKRUNB - LPC_CLKRUNB */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(LPC_CLKRUNB, UP_20K, DEEP, NF1, HIZCRx1, DISPUPD), */
+	_PAD_CFG_STRUCT(LPC_CLKRUNB,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx1) | PAD_IOSTERM(DISPUPD)),
+
+	/* LPC_FRAMEB - LPC_FRAMEB */
+	/* PAD_CFG_NF_IOSSTATE_IOSTERM(LPC_FRAMEB, UP_20K, DEEP, NF1, HIZCRx1, DISPUPD), */
+	_PAD_CFG_STRUCT(LPC_FRAMEB,
+		PAD_FUNC(NF1) | PAD_RESET(DEEP) | PAD_TRIG(OFF),
+		PAD_PULL(UP_20K) | PAD_IOSSTATE(HIZCRx1) | PAD_IOSTERM(DISPUPD)),
 };
 
-#endif
+#endif /* CFG_GPIO_H */