mb/scaleway/tagada: Update HSIO configuration

Change-Id: I213ea13078fdc28489eb4572a084146df333a31d Signed-off-by: Julien Viard de Galbert <jviarddegalbert@online.net> Reviewed-on: https://review.coreboot.org/23737 Tested-by: build bot (Jenkins) <no-reply@coreboot.org> Reviewed-by: Martin Roth <martinroth@google.com>
author: Julien Viard de Galbert <jviarddegalbert@online.net> 2018-02-13 18:02:31 +0100
committer: Martin Roth <martinroth@google.com> 2018-02-16 17:12:03 +0000
commit: 3c5019dfd90654682132e78cddc90710a012ffd8 (patch)
tree: 5970ce3ca01d8dc08c3a94cf4740daf5a687329d /src/mainboard/scaleway
parent: bd9ddbcd335c5e7b68c2b78d1bf094459138f941 (diff)
2 files changed, 403 insertions, 406 deletions
diff --git a/src/mainboard/scaleway/tagada/hsio.c b/src/mainboard/scaleway/tagada/hsio.c
index fa17130075..a8a2035f26 100644
--- a/src/mainboard/scaleway/tagada/hsio.c
+++ b/src/mainboard/scaleway/tagada/hsio.c
@@ -2,7 +2,7 @@
  * This file is part of the coreboot project.
  *
  * Copyright (C) 2017 Intel Corporation.
- * Copyright (C) 2017 Online SAS.
+ * Copyright (C) 2017 - 2018 Online SAS.
  *
  * This program is free software; you can redistribute it and/or modify
  * it under the terms of the GNU General Public License as published by
@@ -14,23 +14,13 @@
  * GNU General Public License for more details.
  */
 
-#include <harcuvar_boardid.h>
 #include <hsio.h>
 #include <soc/fiamux.h>
 
 size_t mainboard_get_hsio_config(BL_HSIO_INFORMATION **p_hsio_config)
 {
-    uint8_t boardid = board_id();
     size_t num;
-    switch (boardid) {
-    case BoardIdHarcuvar:
-        num = ARRAY_SIZE(harcuvar_hsio_config);
-        (*p_hsio_config) = (BL_HSIO_INFORMATION *)harcuvar_hsio_config;
-        break;
-    default:
-        num = 0;
-        (*p_hsio_config) = NULL;
-        break;
-    }
+    num = ARRAY_SIZE(tagada_hsio_config);
+    (*p_hsio_config) = (BL_HSIO_INFORMATION *)tagada_hsio_config;
     return num;
 }
diff --git a/src/mainboard/scaleway/tagada/hsio.h b/src/mainboard/scaleway/tagada/hsio.h
index ce059fd8fd..e49fefd23f 100644
--- a/src/mainboard/scaleway/tagada/hsio.h
+++ b/src/mainboard/scaleway/tagada/hsio.h
@@ -2,6 +2,7 @@
  * This file is part of the coreboot project.
  *
  * Copyright (C) 2016-2017 Intel Corporation.
+ * Copyright (C) 2017 - 2018 Online SAS.
  *
  * This program is free software; you can redistribute it and/or modify
  * it under the terms of the GNU General Public License as published by
@@ -20,605 +21,611 @@
 #include <fsp/util.h>
 
 #ifndef __ACPI__
-const BL_HSIO_INFORMATION harcuvar_hsio_config[] = {
+const BL_HSIO_INFORMATION tagada_hsio_config[] = {
 	/*
 	 * Supported Lanes:
 	 *    20
 	 *
 	 * Bifurcation:
-	 *    PCIE cluster #0: x8
-	 *    PCIE cluster #1: x4x4
+	 *    PCIE cluster #0: x4x4
+	 *    PCIE cluster #1: x2x2x2x2 (used for M2)
 	 *
 	 * FIA MUX config:
-	 *    Lane[00:07]->x8 PCIE slot
-	 *    Lane[08:11]->a x4 PCIe slot
-	 *    Lane[12:15]->a 2nd x4 PCIe slot
-	 *    Lane[16]->a SATA connector with pin7 to 5V adapter capable
-	 *    Lane[17:18]  ->  2 SATA connectors
+	 *    Lane[00:03]-> disconnected
+	 *    Lane[08:11]-> 4 SATA side connectors
+	 *    Lane[12:15]-> 4 PCIe or 2 SATA (12,14) on M2 Connectors.
+	 *          M2 modules are detected; configuration updated by coreboot
 	 *    Lane[19]->USB3 rear I/O panel connector
 	 */
 
-	/* SKU HSIO 20 (pcie [0-15] sata [16-18] usb [19]) */
+	/* SKU HSIO 20 (pcie [12-15] sata [8-11,12,14] usb [19]) */
 	{BL_SKU_HSIO_20,
-	{PCIE_BIF_CTRL_x8, PCIE_BIF_CTRL_x4x4},
+	{PCIE_BIF_CTRL_x4x4, PCIE_BIF_CTRL_x2x2x2x2},
 	{/* ME_FIA_MUX_CONFIG */
-	  {BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE00) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE01) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE02) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE03) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE04) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE05) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE06) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE07) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE08) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE09) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE10) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE11) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE12) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE13) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE14) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE15) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA, BL_FIA_LANE16) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA, BL_FIA_LANE17) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA, BL_FIA_LANE18) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_XHCI, BL_FIA_LANE19)},
+	  {BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE00) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE01) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE02) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE03) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE04) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE05) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE06) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE07) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA,         BL_FIA_LANE08) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA,         BL_FIA_LANE09) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA,         BL_FIA_LANE10) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA,         BL_FIA_LANE11) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE,         BL_FIA_LANE12) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE,         BL_FIA_LANE13) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE,         BL_FIA_LANE14) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE,         BL_FIA_LANE15) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE16) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE17) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE18) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_XHCI,         BL_FIA_LANE19)},
 
 	  /* ME_FIA_SATA_CONFIG */
 	  {BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE04) |
-	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE05) |
+	                           BL_FIA_SATA_LANE04) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE06) |
+	                           BL_FIA_SATA_LANE05) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE07) |
+	                           BL_FIA_SATA_LANE06) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE08) |
+	                           BL_FIA_SATA_LANE07) |
+	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
+	                           BL_FIA_SATA_LANE08) |
+	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
+	                           BL_FIA_SATA_LANE09) |
+	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
+	                           BL_FIA_SATA_LANE10) |
+	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
+	                           BL_FIA_SATA_LANE11) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE09) |
+	                           BL_FIA_SATA_LANE12) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE10) |
+	                           BL_FIA_SATA_LANE13) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE11) |
+	                           BL_FIA_SATA_LANE14) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE12) |
+	                           BL_FIA_SATA_LANE15) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE13) |
+	                           BL_FIA_SATA_LANE16) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE14) |
+	                           BL_FIA_SATA_LANE17) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE15) |
-	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
-				   BL_FIA_SATA_LANE16) |
-	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
-				   BL_FIA_SATA_LANE17) |
-	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
-				   BL_FIA_SATA_LANE18) |
+	                           BL_FIA_SATA_LANE18) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE19)},
+	                           BL_FIA_SATA_LANE19)},
 
 	  /* ME_FIA_PCIE_ROOT_PORTS_CONFIG */
 	  {BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
-					BL_FIA_PCIE_ROOT_PORT_0) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_0) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
-					BL_FIA_PCIE_ROOT_PORT_1) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_1) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
-					BL_FIA_PCIE_ROOT_PORT_2) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_2) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
-					BL_FIA_PCIE_ROOT_PORT_3) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_3) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
-					BL_FIA_PCIE_ROOT_PORT_4) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_4) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
-					BL_FIA_PCIE_ROOT_PORT_5) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_5) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
-					BL_FIA_PCIE_ROOT_PORT_6) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_6) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
-					BL_FIA_PCIE_ROOT_PORT_7) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_7) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_0) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_0) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_1) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_1) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_2) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_2) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_3) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_3) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_4) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_4) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_5) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_5) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_6) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_6) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_7)} } },
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_7)} } },
 
-	/* SKU HSIO 12 (pcie [0-3, 8-9, 12-13] sata [16-18] usb [19]) */
+	/* SKU HSIO 12 (pcie [12-15] sata [8-11,12,14] usb [19]) */
 	{BL_SKU_HSIO_12,
 	{PCIE_BIF_CTRL_x4x4, PCIE_BIF_CTRL_x2x2x2x2},
-	{/*ME_FIA_MUX_CONFIG */
-	  {BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE00) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE01) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE02) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE03) |
+	{/* ME_FIA_MUX_CONFIG */
+	  {BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE00) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE01) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE02) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE03) |
 	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE04) |
 	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE05) |
 	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE06) |
 	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE07) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE08) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE09) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE10) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE11) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE12) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE13) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE14) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE15) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA, BL_FIA_LANE16) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA, BL_FIA_LANE17) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA, BL_FIA_LANE18) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_XHCI, BL_FIA_LANE19)},
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA,         BL_FIA_LANE08) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA,         BL_FIA_LANE09) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA,         BL_FIA_LANE10) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA,         BL_FIA_LANE11) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE,         BL_FIA_LANE12) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE,         BL_FIA_LANE13) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE,         BL_FIA_LANE14) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE,         BL_FIA_LANE15) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE16) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE17) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE18) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_XHCI,         BL_FIA_LANE19)},
 
 	  /* ME_FIA_SATA_CONFIG */
 	  {BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE04) |
-	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE05) |
+	                           BL_FIA_SATA_LANE04) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE06) |
+	                           BL_FIA_SATA_LANE05) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE07) |
+	                           BL_FIA_SATA_LANE06) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE08) |
+	                           BL_FIA_SATA_LANE07) |
+	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
+	                           BL_FIA_SATA_LANE08) |
+	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
+	                           BL_FIA_SATA_LANE09) |
+	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
+	                           BL_FIA_SATA_LANE10) |
+	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
+	                           BL_FIA_SATA_LANE11) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE09) |
+	                           BL_FIA_SATA_LANE12) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE10) |
+	                           BL_FIA_SATA_LANE13) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE11) |
+	                           BL_FIA_SATA_LANE14) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE12) |
+	                           BL_FIA_SATA_LANE15) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE13) |
+	                           BL_FIA_SATA_LANE16) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE14) |
+	                           BL_FIA_SATA_LANE17) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE15) |
-	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
-				   BL_FIA_SATA_LANE16) |
-	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
-				   BL_FIA_SATA_LANE17) |
-	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
-				   BL_FIA_SATA_LANE18) |
+	                           BL_FIA_SATA_LANE18) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE19)},
+	                           BL_FIA_SATA_LANE19)},
 
 	  /* ME_FIA_PCIE_ROOT_PORTS_CONFIG */
 	  {BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
-					BL_FIA_PCIE_ROOT_PORT_0) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_0) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
-					BL_FIA_PCIE_ROOT_PORT_1) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_1) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
-					BL_FIA_PCIE_ROOT_PORT_2) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_2) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
-					BL_FIA_PCIE_ROOT_PORT_3) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_3) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
-					BL_FIA_PCIE_ROOT_PORT_4) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_4) |
+	   BL_FIA_PCIE_ROOT_PORT_CONFIG( BL_ME_FIA_PCIE_ROOT_PORT_STATE,
+	                                BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_5) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
-					BL_FIA_PCIE_ROOT_PORT_5) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_6) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
-					BL_FIA_PCIE_ROOT_PORT_6) |
-	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
-					BL_FIA_PCIE_ROOT_PORT_7) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_7) |
+
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_0) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_0) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_1) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_1) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_2) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_2) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_3) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_3) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_4) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_4) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_5) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_5) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_6) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_6) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_7)} } },
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_7)} } },
 
-	/* SKU HSIO 10 (pcie [0-3, 8-9, 12] sata [16-17] usb [19]) */
+	/* SKU HSIO 10 (pcie [12-15] sata [8-11,12,14] usb [19]) */
 	{BL_SKU_HSIO_10,
 	{PCIE_BIF_CTRL_x4x4, PCIE_BIF_CTRL_x2x2x2x2},
 	{/* ME_FIA_MUX_CONFIG */
-	  {BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE00) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE01) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE02) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE03) |
+	  {BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE00) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE01) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE02) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE03) |
 	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE04) |
 	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE05) |
 	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE06) |
 	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE07) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE08) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE09) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE10) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE11) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE12) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE13) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE14) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE15) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA, BL_FIA_LANE16) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA, BL_FIA_LANE17) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA,         BL_FIA_LANE08) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA,         BL_FIA_LANE09) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA,         BL_FIA_LANE10) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA,         BL_FIA_LANE11) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE,         BL_FIA_LANE12) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE,         BL_FIA_LANE13) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE,         BL_FIA_LANE14) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE,         BL_FIA_LANE15) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE16) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE17) |
 	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE18) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_XHCI, BL_FIA_LANE19)},
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_XHCI,         BL_FIA_LANE19)},
 
 	  /* ME_FIA_SATA_CONFIG */
 	  {BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE04) |
-	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE05) |
-	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE06) |
+	                           BL_FIA_SATA_LANE04) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE07) |
+	                           BL_FIA_SATA_LANE05) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE08) |
+	                           BL_FIA_SATA_LANE06) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE09) |
+	                           BL_FIA_SATA_LANE07) |
+	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
+	                           BL_FIA_SATA_LANE08) |
+	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
+	                           BL_FIA_SATA_LANE09) |
+	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
+	                           BL_FIA_SATA_LANE10) |
+	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
+	                           BL_FIA_SATA_LANE11) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE10) |
+	                           BL_FIA_SATA_LANE12) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE11) |
+	                           BL_FIA_SATA_LANE13) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE12) |
+	                           BL_FIA_SATA_LANE14) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE13) |
+	                           BL_FIA_SATA_LANE15) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE14) |
+	                           BL_FIA_SATA_LANE16) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE15) |
-	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
-				   BL_FIA_SATA_LANE16) |
-	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
-				   BL_FIA_SATA_LANE17) |
+	                           BL_FIA_SATA_LANE17) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE18) |
+	                           BL_FIA_SATA_LANE18) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE19)},
+	                           BL_FIA_SATA_LANE19)},
 
 	  /* ME_FIA_PCIE_ROOT_PORTS_CONFIG */
 	  {BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
-					BL_FIA_PCIE_ROOT_PORT_0) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_0) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
-					BL_FIA_PCIE_ROOT_PORT_1) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_1) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
-					BL_FIA_PCIE_ROOT_PORT_2) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_2) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
-					BL_FIA_PCIE_ROOT_PORT_3) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_3) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
-					BL_FIA_PCIE_ROOT_PORT_4) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_4) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
-					BL_FIA_PCIE_ROOT_PORT_5) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_5) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
-					BL_FIA_PCIE_ROOT_PORT_6) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_6) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
-					BL_FIA_PCIE_ROOT_PORT_7) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_7) |
+
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_0) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_0) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_1) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_1) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_2) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_2) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_3) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_3) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_4) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_4) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_5) |
-	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-					BL_ME_FIA_PCIE_ROOT_PORT_LINK_X1,
-					BL_FIA_PCIE_ROOT_PORT_6) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_5) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_7)} } },
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_6) |
+	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_7)} } },
 
-	/* SKU HSIO 8 (pcie [0-1, 8-9, 12] sata [16-17] usb [19]) */
+	/* SKU HSIO 8 (pcie [12-14] sata [8-11,12,14] usb [19]) */
 	{BL_SKU_HSIO_08,
-	{PCIE_BIF_CTRL_x2x2x2x2, PCIE_BIF_CTRL_x2x2x2x2},
+	{PCIE_BIF_CTRL_x4x4, PCIE_BIF_CTRL_x2x2x2x2},
 	{/* ME_FIA_MUX_CONFIG */
-	  {BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE00) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE01) |
+	  {BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE00) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE01) |
 	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE02) |
 	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE03) |
 	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE04) |
 	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE05) |
 	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE06) |
 	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE07) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE08) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE09) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE10) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE11) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE12) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE13) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE14) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA,         BL_FIA_LANE08) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA,         BL_FIA_LANE09) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA,         BL_FIA_LANE10) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA,         BL_FIA_LANE11) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE,         BL_FIA_LANE12) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE,         BL_FIA_LANE13) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE,         BL_FIA_LANE14) |
 	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE15) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA, BL_FIA_LANE16) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA, BL_FIA_LANE17) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE16) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE17) |
 	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE18) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_XHCI, BL_FIA_LANE19)},
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_XHCI,         BL_FIA_LANE19)},
 
 	  /* ME_FIA_SATA_CONFIG */
 	  {BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE04) |
-	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE05) |
+	                           BL_FIA_SATA_LANE04) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE06) |
+	                           BL_FIA_SATA_LANE05) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE07) |
+	                           BL_FIA_SATA_LANE06) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE08) |
-	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE09) |
+	                           BL_FIA_SATA_LANE07) |
+	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
+	                           BL_FIA_SATA_LANE08) |
+	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
+	                           BL_FIA_SATA_LANE09) |
+	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
+	                           BL_FIA_SATA_LANE10) |
+	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
+	                           BL_FIA_SATA_LANE11) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE10) |
+	                           BL_FIA_SATA_LANE12) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE11) |
+	                           BL_FIA_SATA_LANE13) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE12) |
+	                           BL_FIA_SATA_LANE14) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE13) |
+	                           BL_FIA_SATA_LANE15) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE14) |
+	                           BL_FIA_SATA_LANE16) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE15) |
-	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
-				   BL_FIA_SATA_LANE16) |
-	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
-				   BL_FIA_SATA_LANE17) |
+	                           BL_FIA_SATA_LANE17) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE18) |
+	                           BL_FIA_SATA_LANE18) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE19)},
+	                           BL_FIA_SATA_LANE19)},
 
 	  /* ME_FIA_PCIE_ROOT_PORTS_CONFIG */
 	  {BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
-					BL_FIA_PCIE_ROOT_PORT_0) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_0) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
-					BL_FIA_PCIE_ROOT_PORT_1) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_1) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
-					BL_FIA_PCIE_ROOT_PORT_2) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_2) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
-					BL_FIA_PCIE_ROOT_PORT_3) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_3) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
-					BL_FIA_PCIE_ROOT_PORT_4) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_4) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
-					BL_FIA_PCIE_ROOT_PORT_5) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_5) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
-					BL_FIA_PCIE_ROOT_PORT_6) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_6) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
-					BL_FIA_PCIE_ROOT_PORT_7) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_7) |
+
+	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_0) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_0) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_1) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_1) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_2) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_2) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_3) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_3) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_4) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_4) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_5) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_5) |
-	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-					BL_ME_FIA_PCIE_ROOT_PORT_LINK_X1,
-					BL_FIA_PCIE_ROOT_PORT_6) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_6) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_7)} } },
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_7)} } },
 
-	/* SKU HSIO 6 (pcie [0-1, 8, 12] sata [16] usb [19]) */
+	/* SKU HSIO 6 (pcie [12,14] sata [8-11,12,14] usb []) */
 	{BL_SKU_HSIO_06,
-	{PCIE_BIF_CTRL_x2x2x2x2, PCIE_BIF_CTRL_x2x2x2x2},
+	{PCIE_BIF_CTRL_x4x4, PCIE_BIF_CTRL_x2x2x2x2},
 	{/* ME_FIA_MUX_CONFIG */
-	  {BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE00) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE01) |
+	  {BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE00) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE01) |
 	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE02) |
 	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE03) |
 	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE04) |
 	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE05) |
 	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE06) |
 	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE07) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE08) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE09) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE10) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE11) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE, BL_FIA_LANE12) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA,         BL_FIA_LANE08) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA,         BL_FIA_LANE09) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA,         BL_FIA_LANE10) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA,         BL_FIA_LANE11) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE,         BL_FIA_LANE12) |
 	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE13) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE14) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_PCIE,         BL_FIA_LANE14) |
 	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE15) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_SATA, BL_FIA_LANE16) |
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE16) |
 	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE17) |
 	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE18) |
-	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_XHCI, BL_FIA_LANE19)},
+	   BL_FIA_LANE_CONFIG(BL_ME_FIA_MUX_LANE_DISCONNECTED, BL_FIA_LANE19)},
 
 	  /* ME_FIA_SATA_CONFIG */
 	  {BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE04) |
-	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE05) |
-	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE06) |
-	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE07) |
+	                           BL_FIA_SATA_LANE04) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE08) |
+	                           BL_FIA_SATA_LANE05) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE09) |
+	                           BL_FIA_SATA_LANE06) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE10) |
+	                           BL_FIA_SATA_LANE07) |
+	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
+	                           BL_FIA_SATA_LANE08) |
+	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
+	                           BL_FIA_SATA_LANE09) |
+	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
+	                           BL_FIA_SATA_LANE10) |
+	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
+	                           BL_FIA_SATA_LANE11) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE11) |
+	                           BL_FIA_SATA_LANE12) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE12) |
+	                           BL_FIA_SATA_LANE13) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE13) |
+	                           BL_FIA_SATA_LANE14) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE14) |
+	                           BL_FIA_SATA_LANE15) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE15) |
-	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_ASSIGNED,
-				   BL_FIA_SATA_LANE16) |
+	                           BL_FIA_SATA_LANE16) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE17) |
+	                           BL_FIA_SATA_LANE17) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE18) |
+	                           BL_FIA_SATA_LANE18) |
 	   BL_FIA_SATA_LANE_CONFIG(BL_ME_FIA_SATA_CONTROLLER_LANE_NOT_ASSIGNED,
-				   BL_FIA_SATA_LANE19)},
+	                           BL_FIA_SATA_LANE19)},
 
 	  /* ME_FIA_PCIE_ROOT_PORTS_CONFIG */
 	  {BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
-					BL_FIA_PCIE_ROOT_PORT_0) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_0) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
-					BL_FIA_PCIE_ROOT_PORT_1) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_1) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
-					BL_FIA_PCIE_ROOT_PORT_2) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_2) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
-					BL_FIA_PCIE_ROOT_PORT_3) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_3) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
-					BL_FIA_PCIE_ROOT_PORT_4) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_4) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
-					BL_FIA_PCIE_ROOT_PORT_5) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_5) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
-					BL_FIA_PCIE_ROOT_PORT_6) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_6) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_STATE,
-					BL_ME_FIA_PCIE_ROOT_PORT_DISABLED,
-					BL_FIA_PCIE_ROOT_PORT_7) |
+	                                BL_ME_FIA_PCIE_ROOT_PORT_ENABLED,
+	                                BL_FIA_PCIE_ROOT_PORT_7) |
+
+	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_0) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_0) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_1) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_1) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_2) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_2) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_3) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_3) |
-	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-					BL_ME_FIA_PCIE_ROOT_PORT_LINK_X1,
-					BL_FIA_PCIE_ROOT_PORT_4) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_4) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_5) |
-	   BL_FIA_PCIE_ROOT_PORT_CONFIG(BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-					BL_ME_FIA_PCIE_ROOT_PORT_LINK_X1,
-					BL_FIA_PCIE_ROOT_PORT_6) |
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_5) |
 	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
-		   BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
-		   BL_FIA_PCIE_ROOT_PORT_7)} } }
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_6) |
+	   BL_FIA_PCIE_ROOT_PORT_CONFIG(
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH,
+		    BL_ME_FIA_PCIE_ROOT_PORT_LINK_WIDTH_BICTRL,
+		    BL_FIA_PCIE_ROOT_PORT_7)} } }
 };
 #endif
-#endif
-/* _MAINBOARD_HSIO_H */
+#endif /* _MAINBOARD_HSIO_H */
author	Julien Viard de Galbert <jviarddegalbert@online.net>	2018-02-13 18:02:31 +0100
committer	Martin Roth <martinroth@google.com>	2018-02-16 17:12:03 +0000
commit	3c5019dfd90654682132e78cddc90710a012ffd8 (patch)
tree	5970ce3ca01d8dc08c3a94cf4740daf5a687329d /src/mainboard/scaleway
parent	bd9ddbcd335c5e7b68c2b78d1bf094459138f941 (diff)