1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
|
/* SPDX-License-Identifier: GPL-2.0-or-later */
#include <baseboard/gpio.h>
#include <baseboard/variants.h>
#include <commonlib/helpers.h>
#include <soc/gpio.h>
/* GPIO configuration in ramstage*/
static const struct soc_amd_gpio base_gpio_table[] = {
/* PWR_BTN_L */
PAD_NF(GPIO_0, PWR_BTN_L, PULL_NONE),
/* SYS_RESET_L */
PAD_NF(GPIO_1, SYS_RESET_L, PULL_NONE),
/* WAKE_L */
PAD_NF_SCI(GPIO_2, WAKE_L, PULL_NONE, EDGE_LOW),
/* SOC_PEN_DETECT_ODL */
PAD_WAKE(GPIO_3, PULL_NONE, EDGE_LOW, S0i3),
/* EN_PWR_FP */
PAD_GPO(GPIO_4, HIGH),
/* EN_PP3300_TCHPAD */
PAD_GPO(GPIO_5, HIGH),
/* SSD_AUX_RESET_L */
PAD_GPO(GPIO_6, HIGH),
/* WLAN_AUX_RST_L */
PAD_GPO(GPIO_7, HIGH),
/* EN_PWR_WWAN_X */
PAD_GPO(GPIO_8, LOW),
/* EN_PP3300_WLAN */
PAD_GPO(GPIO_9, HIGH),
/* BT_DISABLE */
PAD_GPO(GPIO_10, LOW),
/* EC_SOC_WAKE_ODL */
PAD_SCI(GPIO_11, PULL_NONE, EDGE_LOW),
/* SOC_FP_RST_L */
PAD_GPO(GPIO_12, LOW),
/* GPIO_13 - GPIO_15: Not available */
/* USB_OC0_L */
PAD_NF(GPIO_16, USB_OC0_L, PULL_NONE),
/* SOC_SAR_INT_L */
PAD_SCI(GPIO_17, PULL_NONE, EDGE_LOW),
/* GSC_SOC_INT_L */
PAD_INT(GPIO_18, PULL_NONE, EDGE_LOW, STATUS_DELIVERY),
/* I2C3_SCL */
PAD_NF(GPIO_19, I2C3_SCL, PULL_NONE),
/* I2C3_SDA */
PAD_NF(GPIO_20, I2C3_SDA, PULL_NONE),
/* WLAN_DISABLE */
PAD_GPO(GPIO_21, LOW),
/* ESPI_ALERT_L */
PAD_NF(GPIO_22, ESPI_ALERT_D1, PULL_NONE),
/* AC_PRES */
PAD_NF(GPIO_23, AC_PRES, PULL_UP),
/* SOC_FP_INT_L */
PAD_SCI(GPIO_24, PULL_NONE, EDGE_LOW),
/* GPIO_25: Not available */
/* PCIE_RST0_L */
PAD_NFO(GPIO_26, PCIE_RST0_L, HIGH),
/* SD_AUX_RESET_L */
PAD_NFO(GPIO_27, PCIE_RST1_L, HIGH),
/* GPIO_28: Not available */
/* TCHSCR_INT_ODL */
PAD_GPI(GPIO_29, PULL_NONE),
/* ESPI_CS_L */
PAD_NF(GPIO_30, ESPI_CS_L, PULL_NONE),
/* Unused */
PAD_NC(GPIO_31),
/* LPC_RST_L */
PAD_NF(GPIO_32, LPC_RST_L, PULL_NONE),
/* GPIO_33 - GPIO_39: Not available */
/* SOC_TCHPAD_INT_ODL */
PAD_SCI(GPIO_40, PULL_NONE, EDGE_LOW),
/* GPIO_41: Not available */
/* WWAN_RST_L */
PAD_GPO(GPIO_42, HIGH),
/* GPIO_43 - GPIO_66: Not available */
/* GPIO_67 */
PAD_GPI(GPIO_67, PULL_NONE),
/* ESPI1_DATA2 */
PAD_NF(GPIO_68, SPI1_DAT2, PULL_NONE),
/* ESPI1_DATA3 */
PAD_NF(GPIO_69, SPI1_DAT3, PULL_NONE),
/* SOC_DISABLE_DISP_BL */
PAD_GPO(GPIO_74, LOW),
/* TCHSCR_REPORT_EN */
PAD_GPO(GPIO_76, LOW),
/* ESPI_CLK */
PAD_NF(GPIO_77, SPI1_CLK, PULL_NONE),
/* EN_PP3300_CAM */
PAD_GPO(GPIO_78, HIGH),
/* ESPI1_DATA1 */
PAD_NF(GPIO_80, SPI1_DAT1, PULL_NONE),
/* ESPI1_DATA0 */
PAD_NF(GPIO_81, SPI1_DAT0, PULL_NONE),
/* EC_SOC_INT_ODL */
PAD_GPI(GPIO_84, PULL_NONE),
/* RAM_ID_1 / DEV_BEEP_DATA */
PAD_GPI(GPIO_85, PULL_NONE),
/* RAM_ID_2 / DEV_BEEP_LRCLK */
PAD_GPI(GPIO_89, PULL_NONE),
/* HP_INT_ODL */
PAD_GPI(GPIO_90, PULL_NONE),
/* RAM_ID_3 / DEV_BEEP_BCLK */
PAD_GPI(GPIO_91, PULL_NONE),
/* CLK_REQ0_L / SSD */
PAD_NF(GPIO_92, CLK_REQ0_L, PULL_NONE),
/* I2C2_SCL */
PAD_NF(GPIO_113, I2C2_SCL, PULL_NONE),
/* I2C2_SDA */
PAD_NF(GPIO_114, I2C2_SDA, PULL_NONE),
/* CLK_REQ1_L / SD */
PAD_NF(GPIO_115, CLK_REQ1_L, PULL_NONE),
/* CLK_REQ2_L / WLAN */
PAD_NF(GPIO_116, CLK_REQ2_L, PULL_NONE),
/* SOC_FPMCU_BOOT0 */
PAD_GPO(GPIO_130, LOW),
/* EN_PP3300_TCHSCR */
PAD_GPO(GPIO_131, LOW),
/* TCHSCR_RESET_L */
PAD_GPO(GPIO_136, LOW),
/* SOC_BIOS_WP_L */
PAD_GPI(GPIO_138, PULL_NONE),
/* EN_SPKR */
PAD_GPO(GPIO_139, LOW),
/* RAM_ID_0 / DEV_BEEP_EN */
PAD_GPI(GPIO_144, PULL_NONE),
/* UART1_TXD / FP */
PAD_NF(GPIO_140, UART1_TXD, PULL_NONE),
/* UART0_RXD / DBG */
PAD_NF(GPIO_141, UART0_RXD, PULL_NONE),
/* UART1_RXD / FP*/
PAD_NF(GPIO_142, UART1_RXD, PULL_NONE),
/* UART0_TXD / DBG */
PAD_NF(GPIO_143, UART0_TXD, PULL_NONE),
/* I2C0_SCL */
PAD_NF(GPIO_145, I2C0_SCL, PULL_NONE),
/* I2C0_SDA */
PAD_NF(GPIO_146, I2C0_SDA, PULL_NONE),
/* I2C1_SCL */
PAD_NF(GPIO_147, I2C1_SCL, PULL_NONE),
/* I2C1_SDA */
PAD_NF(GPIO_148, I2C1_SDA, PULL_NONE),
};
static const struct soc_amd_gpio espi_gpio_table[] = {
/* ESPI_CS_L */
PAD_NF(GPIO_30, ESPI_CS_L, PULL_NONE),
/* ESPI_CLK */
PAD_NF(GPIO_77, SPI1_CLK, PULL_NONE),
/* ESPI1_DATA0 */
PAD_NF(GPIO_81, SPI1_DAT0, PULL_NONE),
/* ESPI1_DATA1 */
PAD_NF(GPIO_80, SPI1_DAT1, PULL_NONE),
/* ESPI1_DATA2 */
PAD_NF(GPIO_68, SPI1_DAT2, PULL_NONE),
/* ESPI1_DATA3 */
PAD_NF(GPIO_69, SPI1_DAT3, PULL_NONE),
/* ESPI_ALERT_L */
PAD_NF(GPIO_22, ESPI_ALERT_D1, PULL_NONE),
};
static const struct soc_amd_gpio tpm_gpio_table[] = {
/* I2C3_SCL */
PAD_NF(GPIO_19, I2C3_SCL, PULL_NONE),
/* I2C3_SDA */
PAD_NF(GPIO_20, I2C3_SDA, PULL_NONE),
/* GSC_SOC_INT_L */
PAD_INT(GPIO_18, PULL_NONE, EDGE_LOW, STATUS_DELIVERY),
};
/* GPIO configuration for sleep */
static const struct soc_amd_gpio sleep_gpio_table[] = {
/* TODO: Fill sleep gpio configuration */
};
/* GPIO configuration in bootblock */
static const struct soc_amd_gpio bootblock_gpio_table[] = {
/* Enable WLAN */
/* WLAN_DISABLE */
PAD_GPO(GPIO_21, LOW),
};
/* Early GPIO configuration */
static const struct soc_amd_gpio early_gpio_table[] = {
/* WLAN_AUX_RESET_L (ACTIVE LOW) */
PAD_GPO(GPIO_7, LOW),
/* Power on WLAN */
/* EN_PP3300_WLAN */
PAD_GPO(GPIO_9, HIGH),
};
/* PCIE_RST needs to be brought high before FSP-M runs */
static const struct soc_amd_gpio pcie_gpio_table[] = {
/* Deassert all AUX_RESET lines & PCIE_RST */
/* WLAN_AUX_RESET_L (ACTIVE LOW) */
PAD_GPO(GPIO_7, HIGH),
/* PCIE_RST0_L */
PAD_NFO(GPIO_26, PCIE_RST0_L, HIGH),
/* SD_AUX_RESET_L */
PAD_NFO(GPIO_27, PCIE_RST1_L, HIGH),
};
__weak void variant_pcie_gpio_table(const struct soc_amd_gpio **gpio, size_t *size)
{
*size = ARRAY_SIZE(pcie_gpio_table);
*gpio = pcie_gpio_table;
}
__weak void variant_base_gpio_table(const struct soc_amd_gpio **gpio, size_t *size)
{
*size = ARRAY_SIZE(base_gpio_table);
*gpio = base_gpio_table;
}
__weak void variant_override_gpio_table(const struct soc_amd_gpio **gpio, size_t *size)
{
*size = 0;
*gpio = NULL;
}
__weak void variant_bootblock_gpio_table(const struct soc_amd_gpio **gpio, size_t *size)
{
*size = ARRAY_SIZE(bootblock_gpio_table);
*gpio = bootblock_gpio_table;
}
__weak void variant_early_gpio_table(const struct soc_amd_gpio **gpio, size_t *size)
{
*size = ARRAY_SIZE(early_gpio_table);
*gpio = early_gpio_table;
}
__weak void variant_early_override_gpio_table(const struct soc_amd_gpio **gpio, size_t *size)
{
*size = 0;
*gpio = NULL;
}
__weak void variant_sleep_gpio_table(const struct soc_amd_gpio **gpio, size_t *size)
{
*size = ARRAY_SIZE(sleep_gpio_table);
*gpio = sleep_gpio_table;
}
__weak void variant_espi_gpio_table(const struct soc_amd_gpio **gpio, size_t *size)
{
*size = ARRAY_SIZE(espi_gpio_table);
*gpio = espi_gpio_table;
}
__weak void variant_tpm_gpio_table(const struct soc_amd_gpio **gpio, size_t *size)
{
*size = ARRAY_SIZE(tpm_gpio_table);
*gpio = tpm_gpio_table;
}
|
